Участники проекта:

Gomel Fr.Skaryna State University, Belarus
Michael Dolinsky
The Head of Information Computing Center
Associated prof. of the Chair "Mathematical Problems of Control"
E-mail:
dolinsky@gsu.by
Web: http://www.gsu.by

Tomsk Polytechnical University, Russia
Cybernetic Centre Insitute
Computer Engineering Department
Dr. Vladimir Salit
Assistant Professor
E-mail:
vvs@ce.cctpu.edu.ru
Web: www.ce.cctpu.edu.ru
http://nit.gsu.by

Prof.Ing. Jaromir Brzobohaty, CSc
Department of Microelectronics
Faculty of Electrical Engineering
and Computer Science
Technical University of Brno
Udolni 53, 60200 Brno
Czech Republic
Tel: +420 5 43167160
Fax: +420 5 43167298
e-mail:
brzoboh@umel.fee.vutbr.cz

IMEC
Kapeldreef 75
B-3001 Leuven/Heverlee
Belgium
Prof.Jozef Vanneuville
e-mail:
jozef.vanneuville@imec.khbo.be

Цель проекта:

1. Разработать пакет соглашений, интерфейсов и программных процедур, которые обеспечат:
а) удаленный ввод и редактирование цифровых схем и исходных текстов программ и VHDL-описаний;
б) удаленное управление компиляцией, симуляцией, отладкой и анализом результатов.
Этот пакет должен обеспечить работу с CoWare, IEESD-2000, и всеми другими IDE, обладающими соответствующими возможностями.

2. Разработать средства удаленной верификации проектов - Более детально: если у нас есть высокоуровневая полнофункциональная модель устройства например Intel 8051, то мы можем подготовить полное множество тестов и потом проверять любую присланную VHDL модель (высокоуровневую, уровня регистровых передач, синтезируемую) на адекватность эталонной модели и/или эталонным тестам. Естественно, что с нашей стороны вся работа (получение модели, запуск симуляции, сравнение результатов, отсылка ответа) проводится автоматически.
Кроме того, мы можем посчитать
дополнительные характеристики проекта - например быстродействие (наивысшая тактовая частота) и сложность устройства (в логических вентилях).

3. Разработать удаленный обучающе-контролирующий курс по VHDL-проектированию и тестированию VHDL-проектов

Краткое описание того, что мы уже сделали :
"Интегрированную среду разработки встроенных систем" (IEESD-2000)
IEESD-2000 обеспечивает:
- схематический ввод встроенных систем (на чипе и на плате)
- у нас есть мощная библиотека стандартных компонент
- пользователь может создать новую компоненту (любого уровня сложности вплоть до микропроцессоров) следующим образом : сделать УГО (что бы обеспечить схемный ввод); декомпозировать новый до стандартных (обеспечив тем самым и симуляцию нового компонента и генерацию его
синтезируемого VHDL-описания ). Пользователь может также запрограммировать на ЯВУ ( Delphi, C++ Builder ) симуляционную модель и генерацию синтезируемого VHDL.
Таким образом мы обеспечиваем исследование и отладку систем, включающих микропроцессоры, в том
числе и мульти-микропроцессорных систем
Эти возможности протестированы с помощью созданных нами моделей микроконтроллеров Intel 8051 и AVR
- средства совместной симуляции и отладки IEESD-2000 обеспечивают
- разработчиков аппаратного обеспечения - современными средствами интеллектуального анализа результатов моделирования с использованием схемы устройства
- разработчиков программного обеспечения - современными средствами отладки по исходным текстам
- разработчики программного обеспечения могут использовать произвольные средства компиляции поскольку у нас есть средства встраивания их в IEESD-2000, кроме того, имеется возможность настройки имеющихся средств на языки и целевые платформы (для ассемблеров уже реализовано, для ЯВУ ведутся работы)
- разработчики аппаратного обеспечения могут сгенерировать синтезируемое VHDL- описание (проверено в PeakVHDL и MaxPlus)
IEESD-2000 имеет 2 компоненты (HLCCAD+WInter), которые могут работать также независимо
HLCCAD - обеспечивает проектирование и отладку аппаратного обеспечения (или аппаратного и программного обеспечения с сокращенными возможностями отладки ПО)
WInter - обеспечивает разработку програмного обеспечения (или программного и аппаратного обеспечения, при этом аппаратное симулируется с помощью ЯВУ). Пользователь имеет возможность работать с WInter посредством INTERNET.
В обоих случаях (HLCCAD, WInter) скорость симуляции возрастает, а стоимость продукта уменьшается (по сравнению с IEESD-2000).

Мы ведем также проект "Дистанционное обучение" http://dl.gsu.by в котором любой зарегистрированный пользователь может получить задание (на разработку аппаратного и/или программного обеспечения для Intel 8051 и/или AVR), попробовать выполнить его и прислать нам свое решение, которое будет проверено (симуляцией в продуктках описанных выше) и результат проверки будет отослан автору.
Заметим, что все это выполняется автоматически, 24 часа в сутки, 7 дней в неделю без праздников и выходных :-).
Более того, пользователь может использовать аналогичный автоматический сервис электронной почты (достаточно отослать пустое письмо на адрес
DL-SERVICE@gsu.by и следовать полученным инструкциям)

В настоящее время мы работаем в следующих направлениях:
(мы планируем получить первые работающие версию не позднее сентября 2000 года)
1) VHDL-компилятор, симулятор и отладчик (первая версия для синтезируемого подмножества VHDL)
2) Средства создания устройств с
микропрограммным управлением
- мы определили язык микропрограммных автоматов (близкий по синтаксису и семантике к языку ассмеблера для микропроцессора Intel 8086)
- у нас имеется среда отладки таких программ
- в настоящее время мы работаем над генерацией синтезируемых VHDL-описаний, соответствующих отлаженной микропрограмме операционного и управляющего автоматов
3) Средства создания устройств для цифровой обработки сигналов
- у нас есть высокоуровневые модели алгоритмов цифровой обработки сигналов (ЦОС)

- у нас есть эффективные средства визуализации и анализа цифровых сигналов
- мы используем HLCCAD для конструирования из этих моделей сложных устройств ЦОС
- в настоящее время мы работаем над генерацией синтезируемых VHDL-описаний спроектированных устройств ЦОС
4) Обеспечение возможности работать с HLCCAD и IEESD-2000 посредством INTERNET.
5) Разработка обучающе-контролирующих курсов по проектированию цифровых устройств
- VHDL-проектирование
- тестирование VHDL-описаний
- иерархическое визуальное проектирование
- синтез микропрограммных автоматов

Published by NewIT Labs
NEW IT Labs