Новости SOC от Dacafe (http://www.edatoolscafe.com), Июнь 2003 года =================================================================== 1 июня Novas объявляет о поддержке SystemVerilog 3.0 в своем отладчике Debussy 1 июня Synplicity и Lattice Semiconductor расширяют стратегическое партнерство 1 июня Novas собирается поддержать в своих отладчиках Debussy и Verdi новый язык верификации PSL 2 июня Cadence обеспечивает интероперабельность для следующего поколения IEEE Verilog 2 июня Chip Express включила средства от Synplicity в свой поток проектирования ASIC 2 июня Agere Systems анонсирует новую системную карту Festino для мультисервисных коммуникационных сетей 2 июня Микросхемы самого дешевого семейства MAX 3000A CPLD фирмы Altera теперь работают в промышленном диапазоне температур от -40 до +85 градусов по Цельсию 2 июня Verisity и 0-In сотрудничают в разработке средств верификации 2 июня Новый интерфейс от Verisity поддерживает внешние "Assertions" 2 июня IEEE DASC принял зык верификации e фирмы Verisity в качестве отправной точки стандартизации 2 июня Verisity анонсирует книгу по e 2 июня Motorla выпускает HCS08 - новое семейство микроконтроллеров для поддержки переносных приборов 3 июня RTOS Nucleus использована при выполнении проекта e-ReMedy фирмой Air Machine в Италии 3 июня Altera выпускает IP-компоненты для вещественного БПФ 3 июня Incentia улучшает временной анализатор TimeCraft 4 июня Actel развивает WEB-центр для разработчиков устройств на ASIC и FPGA 10 июня Texas Instruments выпустила устройство для построения домашних сетей по стандарту 1394b (FireWire) 10 июня Китайский национальный центр проектирования микросхем в Shenzhen выбрал продукты от Cadence в качестве EDA-платформы 12 июня Concept Engineering выпустила программные средства (на Perl/Tk) для визуализации схем в продукте Nlview Widget 16 июня National Semiconductor и Synopsys совместно разрабатывают документированный проект для иллюстрации технологии PowerWise нацеленной на сокращение энергопотребления в переносных устройствах 16 июня MIPS Technologies разработала новую микроархитектуру для встроенных систем следующего поколения - MIPS32 24K 18 июня Altium выпускает новую технологию DXP (Design Explorer) для пользователей P-CAD 2002 18 июня Altera представляет образец реконфигурируемой архитектуры на базе встроенного процессора NIOS на ERSA 2003 19 июня Сетевая дискуссия "Платформы проектирования" с участием специалистов Altera, EE Times, Gartner и LSI Logic 19 июня Сетевое представление Synopsys Nasdaq Investor Program 19 июня Cypress открывает центр проектирования в Индии 23 июня Virage Logic предлагает новые IP-платформы оптимизированные под производство на Chartered Semiconductor Manufacturing 23 июня Altera выпускает устройства семейства HardCopy Stratix 23 июня Atmel выпустила mAgic - DSP-компоненту, которая обеспечивает 1.0 GFLOPS на частоте 100 Мгц 23 июня Lattice Semiconductor анонсирует 10 Gbps SERDES с самым низким потреблением энергии - 0.8 ватт. Цена - от $79.00. 23 июня Synplicity улучшает Identify - свои средства отладки RTL-описаний непосредсвтенно в схеме 23 июня Mentor Graphics анонсирует SupportNet KnowledgeBase - он-лайновую базу знаний 23 июня Verisity получила 7 патентов США в своей технологии верификации 23 июня Verisity выпускает новую версию eCelerator - 1.1. 23 июня Verisity анонсирует SureCov версии 3.2 23 июня Verisity выпускает Specman Elite версии 4.2 23 июня Verisity улучшает AMBA AHB eVC 23 июня Xilinx Spartan-3 снижают стоимость FPGA 24 июня Altera выпускает Quartus II 3.0 24 июня Ведущие EDA-поставщики поддержали FPGA Altera HardCopy Stratix 24 июня Mentor Graphics использует программное обеспечение Primus для развертывания он-лайн-поддержки SupportNet KnowledgeBase 24 июня Synopsys сотрудничает с STMicroelectronics чтобы уменьшить стоимость и энергопотребление встроенных Bluetooth-проектов 24 июня Ansoft присоединяется к программе Synopsys in-Sync 25 июня TI анонсирует новые медиа-процессоры 25 июня Motorola выбрала Synopsys System Studio и CDMA2000 Design Conformance Lab для системного анализа 25 июня Synopsys приобретает InnoLogic Systems, Inc. 1 июня Novas объявляет о поддержке SystemVerilog 3.0 в своем отладчике Debussy Инженеры могут анализировать результаты, сгенерированные симуляторами SystemVerilog с помощью средств трассировки и визуализации Debussy. www.novas.com 1 июня Synplicity и Lattice Semiconductor расширяют стратегическое партнерство В рамках нового многолетнего соглашения средсвта синтеза от Synplicity будут поддерживать все новые микросхемы программируемой логики от Lattice. www.latticesemi.com www.synplicity.com 1 июня Novas собирается поддержать в своих отладчиках Debussy и Verdi новый язык верификации PSL PSL 1.0 разработан в Accellera, обеспечивает точный синтаксис и ясно формально выраженную семантику. www.novas.com 2 июня Cadence обеспечивает интероперабельность для следующего поколения IEEE Verilog Cadence передала в рабочую группу IEEE расширения языка Verilog. Michael McNamara, председатель IEEE Verilog Standards Group высоко оценил подобные действия и напомнил, что именно объединенные усилия таких консорциумов как JEITA, IEC, OVI и Accellera а также таких компаний как Synopsis, Cadence, Fintronic и ASC привели к созданию таких Verilog-стандартов как IEEE-1364 1995 и IEEE 1364-2001. Cadence передала также двоичную библиотеку Verilog Procedural Interface (VPI), которая может быть использована с любым симулятором, совместимым со стандартом IEEE 1364, при разработке тестбенчей на язык Verilog. Incisive - верификационная платформа от Cadence, которая поддерживает Verilog, VHDL, SystemC, PSL/Sugar. www.cadence.com 2 июня Chip Express включила средства от Synplicity в свой поток проектирования ASIC Chip Express выпускает "структурированные" ASIC с сокращенным сроком проектирования и уменьшенной стоимостью. www.chipexpress.com www.synplicity.com 2 июня Agere Systems анонсирует новую системную карту Festino для мультисервисных коммуникационных сетей Разработка выполнена совместно с такими фирмаим как Agilent Technologies, Exar, Celestica. www.agere.com www.agilent.com/semiconductors www.exar.com www.celestica.com www.sedar.com www.sec.gov 2 июня Микросхемы самого дешевого семейства MAX 3000A CPLD фирмы Altera теперь работают в промышленном диапазоне температур от -40 до +85 градусов по Цельсию Программная поддержка MAX 3000A CPLD обеспечивается разработками Altera: Quartus II и MAX+PLUS II, а также сторонними проуктами от Mentor Graphics, Synopsys, Synplicity и др. Цена 1 чипа - менее $1, плотность - от 32 до 512 макроячеек. www.altera.com/products/devices/max3k 2 июня Verisity и 0-In сотрудничают в разработке средств верификации Интеграции подвергаются Specman Elite от Verisity и CheckerWare от 0-In. Кроме того, Vericity анонсировала новый открытый интерфейс - CAI (Coverage Assertion Interface). www.verisity.com www.0-in.com 2 июня Новый интерфейс от Verisity поддерживает внешние "Assertions" Specman Elite от Verisity поддерживает множество открытых стандартов, таких как OVL, PSL/Sugar (как языки верификации) и SystemC (как язык проектирования). Новый интефейс CAI (Coverage and Assertion Interface) позволяет пользователям импортировать в Specman Elite внешние метрики покрытия и "assertions". Одновременно объявлено, что язык верификации e фирмы Verisity принят в качестве базового IEEE Design Automation Standards Committee (DASC). www.verisity.com 2 июня IEEE DASC принял зык верификации e фирмы Verisity в качестве отправной точки стандартизации Проект получил номер 1647. Теперь e - первый язык верификации, рассматриваемый IEEE в качестве основы для открытого стандарта. Язык e разрабатывается Verisity с 1992 года. Среди основных достоинств e: - объектно-ориентированный язык верификации - декларативные ограничения генерации тестов - полный язык для протоколирования и assertions - спецификация покрытия - возможность использовать как декларативный, так и процедурный код, а также возможность определять новые декларативные конструкции - конструкции для описания временных соотношений и синхронизации, интерфейса с HDL, низкоуровневыми файлами и строковыми операциями. www.verisity.com 2 июня Verisity анонсирует книгу по e "Design Verification with e" (Prentice Hall PTR, 2004, ISBN 0-13-141309-0) будет продаваться с 15 августа 2003 года. www.amazon.com www.phptr.com 2 июня Motorla выпускает HCS08 - новое семейство микроконтроллеров для поддержки переносных приборов 8-битные МК HCS08 с напряжением питания 1.8 вольт превышают производительность многих 16-битных МК при меньшем энергопотреблении. Основные характеристики: - множество режимов энергопотребления, в том числе 20 наноампер в режиме "power-down" - компонента "автопробуждения" с током потребления 0.7 микроампера - до 40 Мгц CPU и 20 Мгц шина при работе с напряжением питания 2.1В и до 16 Мгц CPU и 8 Мгц шина при напряжении питания 1.8В. - внутренний программируемый тактогенератор - "полевое" перепрограммирование по технологии "флеш" - 4 последовательных порта, до 8 таймеров/PWM, 8-канальный 10-битный ADC. - "Battery Life Calculator" Чтобы он вычислил продолжительность срока службы батарейки ему нужно ввести: - процент времени, в котором HCS08 функционирует в каждом из режимов - как часто система использует ADC и прерывания - на какой частоте функционирует система - среднее напряжение питания и средняя температура www.motorola.com/mcu www.motorola.com/semiconductors www.metrowerks.com 3 июня RTOS Nucleus использована при выполнении проекта e-ReMedy фирмой Air Machine в Италии e-ReMedy - удаленная медицинская платформа для контроля посредством Интернет за состоянием больных, находящихся дома. e-ReMedy выполнен на базе процессора Hitachi SH4. www.airmachine.it www.acceleratedtechnology.com www.mentor.com 3 июня Altera выпускает IP-компоненты для вещественного БПФ Эти компоненты совместимы с IEEE 754 (1 знаковый бит, 8 битов экспоненты и 23/31 битов мантиссы) и оптимизированы для микросхем семейства Stratix. Компонента Radix 4 обеспечивает обработку тысячи точек за 25 микросекунд при работе на частоте 200 Мгц и занимает только 10% ресурсов на среднем устройстве семейства Stratix. Компонента Radix 2 занимает вдвое меньше ресурсов и обрабатывает тысячу точек за 50 микросекунд при работе на частоте 200 Мгц. Эти компоненты - часть инициативы Altera Code:DSP. www.altera.com/ipmegastore www.altera.com/stratix 3 июня Incentia улучшает временной анализатор TimeCraft Теперь 10-миллионо-вентильный проект может быть проанализирован менее чем за 30 минут на 32-битной платформе. www.incentia.com 4 июня Synopsys наградила Silicon Metrics www.synopsys.com 4 июня Actel развивает WEB-центр для разработчиков устройств на ASIC и FPGA Этот WEB-центр открылся в сентябре 2002 года и включает тьюториалы, FAQ, обзоры рынка, примеры применения, документацию, глоссарии терминов и ссылки на статьи и аналогичные ресурсы. Проведено интенсивное пополнение сайта по 4 направлениям: "Design Security", "Power Consumption", "Neutron-Induced Firm Errors", "Green Packaging". Когда генерируемые в верхних слоях атмосферы нейтроны с высокой энергией попадают в ячейки SRAM FPGA, они могут изменить состояние такой ячейки непредсказуемым образом. Actel выпускает энергонезависимые FPGA, в которых подобные ошибки исключены. www.actel.com/products/rescenter/index.html 10 июня Texas Instruments выпустила устройство для построения домашних сетей по стандарту 1394b (FireWire) Люди нуждаются в перемещении данных и мультимедиа-информации по интернет-протоколам на высоких скоростях на большие расстояния внутри дома. TSB41BA3 - это трехпортовое PHY-устройство, способное принимать/передавать со скоростью до 400 Мбит/сек на расстояние до 150 метров по оптическому кабелю. www.ti.com/sc03120 10 июня Китайский национальный центр проектирования микросхем в Shenzhen выбрал продукты от Cadence в качестве EDA-платформы Всего в Китае 7 таких центров. Еще два из них (в Beijing и Shanghai IC) приняли аналогичные решения. www.southic.com www.cadence.com 12 июня Concept Engineering выпустила программные средства (на Perl/Tk) для визуализации схем в продукте Nlview Widget Perl используется для решения алгоритмических проблем, а Tk - для реализации графического интерфейса пользователей. Поддерживается анализ схем проектов на всех уровнях: транзисторном, вентильном, блочном, регистровых передач, и системном. Atrenta первой лицензировала Nlview Widget. Найденные средствами SpyGlass ошибки в проекте (VHDL/Verilog-текстах) будут визуализироваться на схеме (средствами Nlview Widget) и в исходном тексте. Это позволит разработчикам лучше понимать проблемы в проекте и быстрее находить их решения. Concept Engineering (Freiburg, Germany) основана в 1990 году. www.concept.de www.atrenta.com 16 июня National Semiconductor и Synopsys совместно разрабатывают документированный проект для иллюстрации технологии PowerWise нацеленной на сокращение энергопотребления в переносных устройствах Ключевым компонентом технологии PowerWise является APC (Adaptive Power Controller), который взаимодействует с внешним EMU (Energy Management Unit) используя стандартный PWI (PowerWise Interface). www.national.com www.synopsys.com 16 июня MIPS Technologies разработала новую микроархитектуру для встроенных систем следующего поколения - MIPS32 24K Повышение производитеьлности и конфигурирумости - вот основные направления развития встроенных систем. Особенности микроархитектуры MIPS32 24K: - 8-стадийный конвейер - рабочая частота от 400 до 550 Мгц при изготовлении по технологии 0.13 мк - аппаратная поддержка когерентности кеш-памяти в мультипроцессорных системах - конфгурируемое устройство управления памятью - 64-битная подсистема памяти с поддержкой до 6 операций чтения - множество наборов регистров - поддержка векторных прерываний - сокращение времени обработки прерываний - сжатие кода с помощью MIPS16e ASE - добавляемые пользователем инструкции - поддержка плавающей арифметики (IEEE 754) - совместимость на архитектурном уровне с MIPS32 www.mips.com 18 июня Altium выпускает новую технологию DXP (Design Explorer) для пользователей P-CAD 2002 www.altium.com 18 июня Altera представляет образец реконфигурируемой архитектуры на базе встроенного процессора NIOS на ERSA 2003 ERSA 2003 - Международная конференция "Engineering of Reconfigurable Systems and Algorithms" www.altera.com/education/events/northamerica/evt-ersa_2003.html 19 июня Сетевая дискуссия "Платформы проектирования" с участием специалистов Altera, EE Times, Gartner и LSI Logic www.altera.com/common/email/forward2.jsp?xy=ens2_ns 19 июня Сетевое представление Synopsys Nasdaq Investor Program Для получения доступа к "live audio webcast" необходимо не позже чем за 15 минут до начала зарегистрироваться, загрузить и инсталлировать специальное ПО. www.synopsys.com/corporate/invest/invest.html 19 июня Cypress открывает центр проектирования в Индии Этот центр в городе Hyderabad - второй в Индии центр проектирования, основанный Cypress. Первый был открыт в городе Bangalore. Всего Cypress уже организовала 18 таких центров в США, Англии, Ирландии, Турции и Индии. Журнал "National Geographic" еще ранее объявил Hyderabad новой "Кремниевой Долиной". www.cypress.com 23 июня Virage Logic предлагает новые IP-платформы оптимизированные под производство на Chartered Semiconductor Manufacturing www.viragelogic.com www.charteredsemi.com 23 июня Altera выпускает устройства семейства HardCopy Stratix HardCopy Stratix - новое поколение дешевых программируемых устройств, с плотностью, производительностью и потреблением энергии ASIC. Их разработка поддерживается Altera Quartus II версии 3.0. Плотность - от 25,660 до 79,040 логических ячеек. Цена - от $25 до $120. www.altera.com/software www.altera.com/q2webedition 23 июня Atmel выпустила mAgic - DSP-компоненту, которая обеспечивает 1.0 GFLOPS на частоте 100 Мгц DSP-компонента от Atmel выполняет 15 операций параллельно в одном такте. Обрабатываемые вещественные числа имеют 32 бита мантиссы и 8 битов экспоненты. В комплект поставки входит также MADE (Modular Application Development Environment), включающая макроассемблер-оптимизатор, GNU-компиляторы, RTOS eCos, и унифицированную среду отладки. Симулятор на уровне тактов обеспечивает производительность симуляции 5 KIPS, а симулятор на уровне инструкций обеспечивает 2 MIPS. Макро-ассемблер использует запатентованную Atmel схему кодирования/сжатия инструкций, так что большинство арифметических операций кодируется 4 битами, а средняя плотность кода - 50 битов на VLIW-такт. Это позволяет хранить 24,000 VLIW-тактов во внутренней памяти. Макро-ассемблерный оптимизатор автоматически анализирует логические и временные зависимости данных в последовательно-написанном коде и затем планирует все операции так, чтобы максимально загрузить ресурсы ядра. Множество инструкций mAgic разделено на 4 ортогональные группы (для поддерживаются RISC-технологии компиляции): 1) Арифметические регистровые операции 2) Операции загрузки/выгрузки "Регистры-память" 3) Операции управления 4) Множественная загрузка и непосредственные данные Кроме DSP-ядра при разработке SoC на ATmel GPGA можно использовать RISC-процессоры ARM 7, ARM 9 и Atmel AVR. www.atmel.com/dyn/products/tools_card.asp?family_id=631&family_name=IP+Cores&tool_id=3168 23 июня Lattice Semiconductor анонсирует 10 Gbps SERDES с самым низким потреблением энергии - 0.8 ватт. Цена - от $79.00. www.latticesemi.com 23 июня Synplicity улучшает Identify - свои средства отладки RTL-описаний непосредсвтенно в схеме Identify 1.2 поддерживает Xilinx Virtex-II Pro, Actel ProASIC и ProASIC Plus, Agilent Technologies "traceport cable", Altera Apex, Apex-II, Stratix, Xilinx Spartan II, Spartan II-E, Virtex, Virtex-E, Virtex-II. Identify 1.2 обеспечивает отладку в реальном времени проектов, отображая полученные данные непосредственно на исходном RTL-тексте. www.synplicity.com 23 июня Mentor Graphics анонсирует SupportNet KnowledgeBase - он-лайновую базу знаний Новый подход - дополнение к имеющимся службам телефонной и e-mail поддержки пользователей. www.mentor.com/supportnet 23 июня Verisity получила 7 патентов США в своей технологии верификации: - "Method and Apparatus for Test Generation During Circuit Design" - "System and Method for Identifying Finite State Machines and Verifying Circuits" - "System and Method for Compiling Temporal Expressions" - "Electronic Circuit Design Environmentally Constrained Test Generation System" - "System and Method for Applying Flexible Constraints" - "Method and Apparatus for Test Generation During Circuit Design" - "Race Condition Detection and Expression" www.verisity.com 23 июня Verisity выпускает новую версию eCelerator - 1.1. eCelerator в 75 раз повысил производительность верификации на STMicroelectronics. eCelerator ускоряет верификацию, синтезируя в аппаратуру верификационные конструкции, заданные на языке e и обеспечивая последующий прозрачный для пользователя анализ результатов в Specman Elite. eCelerator поддерживает следующие платформы: Celaro и VStation от Mentor Graphics, Incisive и Palladium от Cadence. www.verisity.com 23 июня Verisity анонсирует SureCov версии 3.2 SureCov - анализатор покрытия проекта тестами. SureCov автоматически извлекает из RTL-текста более 99% конечных автоматов. www.verisity.com 23 июня Verisity выпускает Specman Elite версии 4.2 Новые возможности Specman Elite: - External Simulator Interface (ESI) - это процедурный интерфейс, обеспечивающий разработчиков симуляторов и пользователей средствами взаимодействия их продуктов со Specman Elite - Visualization Toolkit - позволяет быстро разрабатывать новые виды отчетов - Ports - новое свойство языка, обеспечивающее общий синтаксис для взаимодействия с внешними языками HDL, SystemC, eCelerator. www.verisity.com 23 июня Verisity улучшает AMBA AHB eVC AMBA AHB eVC включает 3 части: - "scenario generator" для генерации трафика - "monitors and assertion checkers" для наблюдения выходов и контроля правил - "coverage reports" для вывода отчетов по покрытии тестами функций шины AMBA AHB. www.verisity.com 23 июня Xilinx Spartan-3 снижают стоимость FPGA Емкость Spartan-3 от 50К до 5М, цена - от $3.50. www.xilinx.com/spartan 24 июня Altera выпускает Quartus II 3.0 Достоинства: - Chip Editor - небольшие изменения в проект модно вносить непосредственно на чипе- без перекомпиляции проекта - Incremental Compilation - перекомпиляция только тех частей проекта, торые модифицировались - в среднем сокращает время перекомпиляции на 40% - Command Line & Tcl Scripting Interface - новый интерфейс командной строки, поддерживает исполнение в распределенной среде разработки Altera Quartus II 3.0 поддерживает FPGA HardCopy Stratix. www.altera.com www.altera.com/hardcopystratix 24 июня Ведущие EDA-поставщики поддержали FPGA Altera HardCopy Stratix Разработки Cadence(Incisive), Mentor Graphics (LeonardoSpectrum 2003b, Precision RTL 2003b, ModelSim 5.7c), Synopsys (средства синтеза, временного анализа и верификации) и Synplicity (Synplify 7.3.) интегрированы в Altera Quartus II 3.0. www.altera.com www.altera.com/hardcopystratix 24 июня Mentor Graphics использует программное обеспечение Primus для развертывания он-лайн-поддержки SupportNet KnowledgeBase www.primus.com 24 июня Synopsys сотрудничает с STMicroelectronics чтобы уменьшить стоимость и энергопотребление встроенных Bluetooth-проектов www.synopsys.com 24 июня Ansoft присоединяется к программе Synopsys in-Sync www.ansoft.com 25 июня TI анонсирует новые медиа-процессоры TMS320DM642(641,640), работая на частоте до 600 Мгц, могут обрабатывать до 30 кадров в секунду при разрешении 720x480, имеют встроенные порты видео, аудио и Ethernet. www.ti.com/dm64xpr 25 июня Motorola выбрала Synopsys System Studio и CDMA2000 Design Conformance Lab для системного анализа www.synopsys.com 25 июня Synopsys приобретает InnoLogic Systems, Inc. InnoLogic Systems занималась разработкой технологий проверки эквивлентности. www.synopsys.com