Новости SOC от Dacafe (http://www.edatoolscafe.com), Май 2003 года =================================================================== 1 мая Agere Systems анонсирует два новых чипа для Интернет- телефонии: T8300 и T8303 1 мая Altera выпустила DSP Builder версии 2.1 5 мая Cypress, Infineon и Micron анонсируют первые образцы 32 мегабит CellularRAM 6 мая Wavecom и Atmel выпускают однокристальный процессор для GSM/GPRS 6 мая Silicon Graphics выбрала для эмуляции VStation от Mentor Graphics 6 мая TI выпускает PCI7x20 - контроллер UltraMedia CardBus, интегрирующий функциональные возможности 1394 (FireWire), Flash Media и Smartcard 7 мая Intel выпускает спецификацию AHCI (Advanced Host Controller Interface) версии v0.95 8 мая Новинка на VirtualDACafe 9 мая Aldec ускоряет в 10-50 раз ABV (Assertion-Based Verification) 9 мая Laker фирмы Silicon Canvas выбран фирмой Divio для разработки ее MPEG-4 и других мультимедиа-чипов 12 мая Synopsys выпускает Magellan для верификации RTL-проектов 12 мая Synopsys анонсирует методологию "проектирование-для-верификации" основанную на SystemVerilog 12 мая Actel анонсирует CorePCIX - IP-компоненту 133 MHz PCI-X для FPGA Axcelerator 13 мая Atmel выпускает новое семейство микросхем - CryptoRF Wireless - для рынка бескотактных смарт-карт. 13 мая Silicon Metrics лицензирует среду Synopsis Milkyway через программу MAP-in 14 мая Cadence помогла Teradiant Networks выпустить 200-миллионо- транзисторный чип-сет TeraPacket для сетевой обработки 14 мая ATI использовала Synopsys DFT Compiler SoCBIST при разработке своего ультра-производительного визуального процессора VPU (visual processing unit) 14 мая Новый пакет TASKING от Altium использует технологию компиляции Viper для повышения эффективности кода для TriCore 15 мая SynaptiCAD снабдила DataSheet Pro и TestBencher Pro свойством "Multiple Timing" 19 мая Agere Systems аносирует программный пакет для GPRS 19 мая Summit Design анонсирует Visual Elite 4.0 как средство разработки от спецификации до совместной реализации программного и аппаратного обеспечения 19 мая Mentor Graphics анонсирует полный пакет средств разработки для больших FPGA 19 мая OpenAccess позволяет ускорить работу с помощью Cadence Virtuoso Chip Editor (VCE) в 10 и более раз 19 мая ModelSim работает на 64-битном Itanium 2 под Linux 19 мая Oak Technology анонсирует OTI-4100 - PSoC для устройств обработки образов и печати 21 мая Summit интегрирует Sugar в Visual Elite для улучшения ABV (Assertion-Based Verification) 22 мая ARM и NVIDIA выбрали для верификации Cadence Incisive 22 мая Motorola купила у Cadence технологии и разработки Multimedia Home Platform (DVB MHP) 22 мая Altera продала Stratix GX EP1SGX40G - первую FPGA с 20 высокоскоростными каналами для передачи данных 22 мая Zarlink выпустила одночипные процессоры PVR (Personal Video Recorders) для цифрового телефидения 22 мая Aldec помогла PnpNetwork Technologies разработать чип 22 мая Разработка 6-миллионо-вентильного проекта ускорена в 16 раз с помощью Aldec Riviera-IPT 22 мая Atmel выпускает AVR Butterfly - дешевый Evaluation Kit для LCD AVR 22 мая Mentor Graphics и Philips - партнеры по технологии USB 22 мая Cadence, MatrixOne и IBM сотрудничают 22 мая TNI-Valiosys и Verisity сотрудничают 22 мая CELOXICA развивает поддержку С-проектирования для новых 90нм Xilinx FPGA Spartan-3 22 мая Aldec добавила синтез из C-описаний от Celoxica в Active-HDL 6.1 22 мая Sutherland HDL Inc. представляет семинар по SystemVerilog 3.1 на DAC 2003 22 мая Обзор "Коммуникационные процессоры" от Linley Group 26 мая Aldec представляет свою технологию аппаратной акселерации на DAC 2003: Riviera-IPT + Active-HDL 6.1 26 мая Космические FPGA от Actel преодолели барьер в 1 миллион вентилей 26 мая Cadence First Encounter интегрируется в Infineon Inway Design Environment 27 мая Novas улучшает платформы отладки Debussy и Verdi 27 мая Novas анонсирует поддержку SystemVerilog 3.0 в Debussy и Verdi 27 мая Synplicity и Lattice Semiconductor расширяют стратегическое партнерство 27 мая Synplicity анонсирует поддержку ASIC архитектуры RapidChip, разрабатываемой фирмой LSI Logic 27 мая Zarlink демонстрирует однокристальный пакетный процессор на SUPERCOMM 2003 27 мая Toshiba анонсирует два новых 64-битных RISC процессора с архитектурой MIPS, изготовленных на базе технологии 90 нм 27 мая 0-In анонсирует унифицированную метрику - Structural Coverage 27 мая Agilent Technologies расширяет альянс с Cadence 27 мая Cadence планирует 20 презентаций на DAC 2003 28 мая Magma и ARM подписали соглашение 28 мая Prover Technology лицензировала Schematic Viewer от Concept Engineering 28 мая Debussy и Verdi фирмы Novas поддерживают язык PSL для ABV (assertion-based verification) 28 мая CoWare продвигает ConvergenSC на DAC 2003 28 мая InTime Software обеспечивает статический временной анализ RTL-описаний с помощью своего продукта Time Director 29 мая Agere Systems интегрировала 8 ARM-процессоров ARM966E-S в свой ASIC чип 1 мая Agere Systems анонсирует два новых чипа для Интернет- телефонии: T8300 и T8303 Эти чипы являются системами на кристалле, содержащими DSP 1600 фирмы Agere и микроконтроллер ARM940T, 96Кбайт ROM и 56Кбайт RAM, и ряд периферийных устройств, таких как Ethernet PHY, кодеки, контроллер USB 1.1. (последний только на чипе T8300). Чипы уже предполагаются к использованию несколькими фирмами: Telrad, Tenovis. По оценкам Allied Business Intelligence, рынок IP-телефонов вырастет с 453,000 в 2000 год до 38,000,000 в 2007 году. www.agere.com www.tenovis.com www.connegy.co.il 1 мая Altera выпустила DSP Builder версии 2.1 DSP Builder 2.1 интегрирует MathWorks MATLAB и Simulink с Quartus II - средой разработки FPGA, поддерживая эффективное создание определяемых пользователем DSP сопроцессоров на FPGA. DSP Builder 2.1 распространяется по подписке - $1,995 на 12 месяцев. Возможна 30-дневная бесплатная оценка DSP Builder 2.1 (раздается с сайта). www.altera.com/codedsp www.mathworks.com 5 мая Cypress, Infineon и Micron анонсируют первые образцы 32 мегабит CellularRAM CellularRAM - семейство низкопотребляющей псевдо-статической RAM (PSRAM) для мобильных устройств. Имеющиеся образцы могут работать на частоте до 104 Мгц с задержкой 70 нс. В перспективе (до второй половины 2004 года) - создание 64 и 128 мегабит CellularRAM. www.cellularram.com www.cypress.com www.infineon.com www.micron.com 6 мая Wavecom и Atmel выпускают однокристальный процессор для GSM/GPRS Этот процессор включен в WOW! (Wireless Open Workshop) - имеющийся у Wavecom набор аппаратных платформ создания беспроводных устройств. Wavecom основана в 1993 году, штаб-квартира в Париже. www.wavecom.com www.atmel.com 6 мая Silicon Graphics выбрала для эмуляции VStation от Mentor Graphics Представители SGI утверждают, что эмуляция ускоряет исполнение их программного обеспечения в 10,000 раз по сравнению с симуляцией. www.mentor.com 6 мая TI выпускает PCI7x20 - контроллер UltraMedia CardBus, интегрирующий функциональные возможности 1394 (FireWire), Flash Media и Smartcard PCI7x20 соответствует EMV (European MasterCard Visa) 2000 версии 4.0 - последней версии спецификаций, разработанных для обеспечения интероперабельности между чип-картами и терминалами на глобальной основе, вне зависимости от производителя, финансового института или организации, в которой используется чип-карта. www.ti.com/sc03099 7 мая Intel выпускает спецификацию AHCI (Advanced Host Controller Interface) версии v0.95 Выпуск финальной версии AHCI ожидается в начале 2004 года. AHCI разрабатывается возглавляемой Intel AHCI Contributor Group, в которую входят также AMD, Dell, Marvell, Maxtor, Microsoft, Red Hat, Seagate и StorageGear. В бижайших планах - широкое внедрение технологии 1.5 Gb/s Serial ATA, которая должна заменить прежнюю технологию "Parallel ATA". www.intel.com/pressroom 8 мая Новинка на VirtualDACafe Теперь при входе на виртуальный стенд посетители могут или входить в чат, или непосредственно разговаривать с представителями на стенде, понятно что на пользовательской стороне требуются для этого такие устройства как микрофоны и спикеры. Открытие VirtualDACafe запланировано на 24 июня 2003 года (закрытие - 26 июня, а затем по заказу доступ будет обеспечиваться до 1 августа). Стендисты имеют специальное административное управление для оформления своего стенда, включая цвета, сообщения, мультимедиа-возможности и т.д. VirtualDace запланирована по времени таким образом, чтобы участники Design Automation Conference (DAC) могли повторно использовать подготовленные материалы. www.virtualdacafe.com www.ibsystems.com 9 мая Aldec ускоряет в 10-50 раз ABV (Assertion-Based Verification) В Aldec Riviera-IPT пользователи получают в одном продукте VHDL, Verilog, ABV, SystemC и аппаратную акселерацию. Riviera-IPT поддерживает ABV и в аппаратном и в программном обеспечении. Высокоуровневые assertions - это мощные декларативные конструкции, специфицирующие проект на всем протяжении цикла проектирования. Автоматический контроль assertions ускоряет верификацию сложных проектов. Riviera-IPT имеет уникальную возможность компилировать assertions в эмуляцию. Эти фрагменты могут быть оставлены в проекте как чекеры протоколов в реальном времени - на стадии финального изготовления или даже на стадии эксплуатации. Эмулятор в Riviera-IPT может принимать до 12 миллионов FPGA вентилей или до 3 миллионов ASIC вентилей. www.aldec.com 9 мая Laker фирмы Silicon Canvas выбран фирмой Divio для разработки ее MPEG-4 и других мультимедиа-чипов www.sicanvas.com www.divio.com 12 мая Synopsys выпускает Magellan для верификации RTL-проектов Magellan комбинирует возможности формальной верификации и симуляции. Цена Magellan - от $73,500 за годичную лицензию. DVF (Discovery Verification Platform) от Synopsys теперь включает: VCS HDL симулятор, VCS MX mixed-HDL симулятор, CoCentric System Studio для верификации на системном уровне, LEDA - программируемый RTL-чекер, VERA - средство автоматической генерации тестов, Magellan - гибридное средство формальной верификации RTL, DesignWare для верификации IP-компонент, Formality - чекер эквивалентности, NanoSim и HSPICE для смешанной (аналого-цифровой) симуляции. www.synopsys.com 12 мая Synopsys анонсирует методологию "проектирование-для-верификации" основанную на SystemVerilog Текущий стандарт Accellera SystemVerilog 3.0 поддерживается теперь в VCS. Продажа таких версий VCS планируется с 4-го квартала 2003 года. Design Compiler с поддержкой SystemVerilog 3.0 поставляется бета-тестерам со 2-го квартала 2003. Formality начнет поддерживать SystemVerilog 3.0 с 1-го квартала 2004 года. Поддержка SystemVerilog 3.1 планируется в VCS и Vera с 1-го квартала 2004 года для бета-тестеров. www.synopsys.com 12 мая Actel анонсирует CorePCIX - IP-компоненту 133 MHz PCI-X для FPGA Axcelerator CorePCIX распространяется в виде нет-листа и RTL. Доступна бесплатно оценочная версия. Цена за однократное использование - $18,000. www.actel.com/products/ip/index.html 13 мая Atmel выпускает новое семейство микросхем - CryptoRF Wireless - для рынка бескотактных смарт-карт. CryptoRF может содержать от 1 до 64 Кбит памяти. Такой памяти достаточно для хранения биометрических данных и фотографий. www.atmel.com/products/SecureRF 13 мая Silicon Metrics лицензирует среду Synopsis Milkyway через программу MAP-in www.siliconmetrics.com 14 мая Cadence помогла Teradiant Networks выпустить 200-миллионо- транзисторный чип-сет TeraPacket для сетевой обработки Процесс проектирования TeraPacket с помощью Cadence RTL Compiler занял 8 месяцев. Cadence заполучила этот RTL Compiler при покупке Get2Chip. www.teradiant.com www.cadence.com 14 мая ATI использовала Synopsys DFT Compiler SoCBIST при разработке своего ультра-производительного визуального процессора VPU (visual processing unit) VPU имеет более 200 миллионов транзисторов, задействованных под цифровую логику. www.synopsys.com 14 мая Новый пакет TASKING от Altium использует технологию компиляции Viper для повышения эффективности кода для TriCore TASKING TriCore VX - это пакет средств разработки встроенного программного обеспечения, включающий TASKING EDE, C/C++/EC++ компилятор, ассемблер, линкер и отладчик-симулятор CrossView Pro OCDS. www.tasking.com/products/tricore 15 мая SynaptiCAD снабдила DataSheet Pro и TestBencher Pro свойством "Multiple Timing" SynaptiCAD DataSheet Pro v9.0 обеспечивает инженеров эффективной средой для создания и редактирования временных диаграмм и документации по компонентам. Новая версия обеспечивает возможность открывать и редактировать несколько диаграмм одновременно. SynaptiCAD распространяет бесплатно TDML-вьюверы для анализа временных параметров и таблиц параметров, созданных с помощью Data Sheet Pro. (TDML - Timing Diagram Markup Language). DataSheet Pro использует технологию OLE (Object Linking and Embedding) для поддержки редактирования временных диаграмм. Полученные диаграммы можно конвертировать в JPG и PNG файлы для WEB-публикации. Цена DataSheet Pro v9.0 - от $4,000. www.syncad.com 19 мая Agere Systems аносирует программный пакет для GPRS GPRS (General Packet Radio Service) - стандарт передачи мультимедиа-информации в беспроводных устройствах. Agere использовала Java-наработки от Esmertec (Jbed - самая быстрая виртуальная Java-машина) и Openware (Mobile Browser и Mobile Messaging client v.6). Пакет от Agere поддерживает WAP версии 2.0, обеспечивается работа по протоколам TCP/IP, HTTP; форматы контента XHTML, CHTML, WML, JPEG, GIF. www.agere.com 19 мая Summit Design анонсирует Visual Elite 4.0 как средство разработки от спецификации до совместной реализации программного и аппаратного обеспечения Visual ESC (Embedded System Co-design) обеспечивает работу с ISS-моделями процессоров от Xilinx Virtex Pro (PowerPC), ARM (семейство CCM) и Motorola (MPC7410 и MPC7450 PPC). Visual ESC используется для кодирования и симуляции FastC (среда отладки для SystemC-описаний и автоматической генерации соответствующих синтезируемых HDL-описаний). Visual Elite 4.0 сейчас доступен для бета-тестирования, цена - от $15K. www.sd.com www.xilinx.com 19 мая Mentor Graphics анонсирует полный пакет средств разработки для больших FPGA Комбинация больших и сложных IP-компонент, памяти, высокоскоростного ввода-вывода, процессоров и встроенного программного обеспечения на одной FPGA ставит серьезные проблемы перед традиционными методологиями и средствами проектирования. Выполнение таких проектов требует новых средств разработки, харатеризующихся мощными возможностями проектирования на системном уровне, параллельной разработкой программного и аппаратного обеспечения, и верификации на всех стадиях проектирования. Mentor Graphics предлагает такие средства, обеспечивающие -- проектирование и верификацию FPGA -- разработку и верификацию встроенных систем -- проектирование и верификацию печатных плат. Проектирование и верификация FPGA - Создание и управление проектом (HDL Designer Series) - Синтез (Precision RTL Synthesis, LeonardoSpectrum) - Симуляция (ModelSim) - Интегрированное средство разработки FPGA (FPGA Advantage) - Формальная верификация - Библиотеки IP-компонент (Inventra) Разработка и верификация встроенных систем - Интеграция и разработка программного обеспечения (IDE+RTS Nucleus) - Ко-верификация (Seamless) - Платформенное проектирование (Platform Express) Проектирование и верификация печатны плат (FPGA BoardLink) www.mentor.com/fpga 19 мая OpenAccess позволяет ускорить работу с помощью Cadence Virtuoso Chip Editor (VCE) в 10 и более раз VCE используется на стадии "Chip finishing". Исторически здесь чрезвычайно медленный обмен мульти-гигабитными файлами (например, в DEF или GDSII форматах). Теперь SoC Encounter и VCE используют базу данных Open Access и обмен информацией выполняется за минуты вместо нескольких часов при прежних подходах. www.cadence.com 19 мая ModelSim работает на 64-битном Itanium 2 под Linux www.model.com www.mentor.com 19 мая Oak Technology анонсирует OTI-4100 - PSoC для устройств обработки образов и печати OTI-4100 интегрирует на одном кристалле 2 процессора: ARM7TDMI RISC и Quatro SIMD DSP. www.oaktech.com 21 мая Summit интегрирует Sugar в Visual Elite для улучшения ABV (Assertion-Based Verification) Visual Elite от Summit Design интегрируется с FoCc от IBM с целью ускорить совместное проектирование и верификацию HDL и SystemC. Visual Elite - это среда функционального моделирования и верификации с использованием C/C++/SystemC с последующим автоматизированным переводом описаний в RTL. FOCs трансформирует Sugar-assertions в эффективный код, интегрируемый в среду симуляции. Комбинация Visual Elite и Sugar обеспечит динамическую проверку assertions во время симуляции. www.sd.com 22 мая ARM и NVIDIA выбрали для верификации Cadence Incisive NVIDIA будет верифицировать свой 3D графический процессор следующего поколения. ARM использует Cadence Incisive для верификации новых поколений процессоров. Среди основных достоинств Cadence Incisive - поддержка SystemC, ABV (assertion-based verification), высокая скорость компиляции и симуляции. Cadence Incisive поддерживает Verilog, VHDL, SystemC, SCV (SystemC verification standard), PSL/Sugar. www.cadence.com 22 мая Motorola купила у Cadence технологии и разработки Multimedia Home Platform (DVB MHP) Программное обеспечение MHP, основанное на Java-технологии, будет инкорпорировано в устройства DVi и DTH. DVB MHP было утверждено в 2000 году DVB Steering Board и формально одобрено European Telecommunications Standards Institute (ETSI TS 101 812 (MHP)). Эта акция позволила создать открытый стандартный API для мультимедийных домашних платформ. MHP определяет общий интерфейс между интерактивными цифровыми приложениями и терминалами, на которых эти приложения исполняются. DVB (Digital Video Broadcasting) - это созданный в 1993 году консорциум, включающий более 250 вещателей, производителей, сетевых операторов, разработчиков программного обеспечения из 35 стран, созданный с целью разработать глобальные стандарты для распространения цифрового телевидения и данных. www.mhp.org www.dvb.org www.cadence.com www.motorola.com/broadband 22 мая Altera продала Stratix GX EP1SGX40G - первую FPGA с 20 высокоскоростными каналами для передачи данных www.altera.com 22 мая Zarlink выпустила одночипные процессоры PVR (Personal Video Recorders) для цифрового телефидения Такой чип содержит двухканальный демодулятор, PVR контроллер, MPEG-2 видео/аудио, и высокоскоростной процессор ZL10320. products.zarlink.com/profiles/ZL10320 news.zarlink.com/visual_center www.zarlink.com 22 мая Aldec помогла PnpNetwork Technologies разработать чип PnpNetwork Technologies успешно завершила разработку ASIC для set-top box с помощью Aldec Riviera-IPT. PnpNetwork Technologies - fabless-компания, ведущая разработки в области цифрового телевидения. www.pnpnetwork.com www.aldec.com 22 мая Разработка 6-миллионо-вентильного проекта ускорена в 16 раз с помощью Aldec Riviera-IPT Amirix Systems - основанная в 1981 году проектная компания (design house) - вынуждена была тратить по 3 суток на симуляцию проекта во время регрессионного тестирования для того, чтобы проверить функциональность на системном уровне. С внедрением Aldec Riviera-IPT это время сократилось до 5 часов. www.aldec.com 22 мая Atmel выпускает AVR Butterfly - дешевый Evaluation Kit для LCD AVR AVR Butterfly имеет микроконтроллер Mega169, пьезо-элемент для генерации звука, встроенные датчики освещения и температуры, LCD дисплей, 4 мегабита DataFlash. Одна батарейка размером с монетку обеспечивает ARM Butterfly энергией на 7 лет. AVR Butterfly включает также примеры приложений - часы и календарь, цифровой термометр, измеритель освещенности. Цена AVR Butterfly - $19.99. www.atmel.com/dyn/products/product_card.asp?part_id=3012 www.atmel.com/seminar/mcu 22 мая Mentor Graphics и Philips - партнеры по технологии USB www.semiconductors.philips.com www.mentor.com 22 мая Cadence, MatrixOne и IBM сотрудничают Пользователям предлагается интеграция IBM WebSphere(1) и DB2(1) с PLM (product lifecycle management)-продуктами от Cadence и MatrixOne. Это решение поддерживает коллективную разработку, синхронизируя создание электронных проектов, программного обеспечения и механических частей. www.cadence.com www.matrixone.com www.ibm.com/services 22 мая TNI-Valiosys и Verisity сотрудничают TNI-Valiosys imPROVE-HDL - это статический чекер assertions, дополняющий симуляцию. Verisity Specman Elite - это среда автоматизированной разработки тестов и верификации проектов. Теперь можно автоматизированно переходить из imPROVE-HDL в Specman Elite при верификации проекта. www.tni-valiosys.com www.verisity.com 22 мая CELOXICA развивает поддержку С-проектирования для новых 90нм Xilinx FPGA Spartan-3 Используя средства от Celoxica, инженеры могут разбить проект на программную и аппаратную части, верифицировать единую систему, и непосредственно синтезировать аппаратное обеспечение с С-описаний в FPGA Spartan-3. В проекте можно использовать процессоры MicroBlaze, языки С,С++,System-C и Handel-C. www.celoxica.com www.xilinx.com/spartan3 22 мая Aldec добавила синтез из C-описаний от Celoxica в Active-HDL 6.1 Active-HDL 6.1 параллельно поддерживает HDL и C/C++ описания вплоть до реализации. Все резльтаты С-синтеза от Celoxica аннотируются. www.celoxica.com www.aldec.com 22 мая Sutherland HDL Inc. представляет семинар по SystemVerilog 3.1 на DAC 2003 SystemVerilog 3.1 содержит такеи расширения как структуры, безопасные указатели, интерфейсы, объектно-ориентированные классы, семафоры, почтовые ящики, генераторы случайных чисел, PSL(Sugar) assertins - все это должно повысить эффективность моделирования мультимиллионных проектов. www.sutherland-hdl.com/seminar.htm www.accellera.org/SystemVerilogWorkshop.html 22 мая Обзор "Коммуникационные процессоры" от Linley Group Motorola выпустила первые такие процессоры Quicc и PowerQuicc. Теперь кроме Motorola такие процессоры выпускают Brecis, GlobespanVirata, IDT, Infineon, Intel, Marvell, Micrel, Motorola, Samsung, Ubicom, и Wintegra. www.linleygroup.com 26 мая Aldec представляет свою технологию аппаратной акселерации на DAC 2003: Riviera-IPT + Active-HDL 6.1 http://www.aldec.com/Registration/DAC/DAC2003.aspx 26 мая Космические FPGA от Actel преодолели барьер в 1 миллион вентилей FPGA RTAX-S - устойчивые к радиации FPGA с плотностью до 2 миллионов эквивалентных системных вентилей (примерно 250,000 эквивалентных ASIC-вентилей) и до 288К битов встроенной SRAM. Семейство RTAX-S поддерживается средой разработки Libero. www.actel.com 26 мая Cadence First Encounter интегрируется в Infineon Inway Design Environment www.infineon.com www.cadence.com 27 мая Novas улучшает платформы отладки Debussy и Verdi Улучшено использвоание памяти и удвоена производительность выполнения многих отладочных операций. www.novas.com 27 мая Novas анонсирует поддержку SystemVerilog 3.0 в Debussy и Verdi www.novas.com 27 мая Synplicity и Lattice Semiconductor расширяют стратегическое партнерство www.latticesemi.com www.synplicity.com 27 мая Synplicity анонсирует поддержку ASIC архитектуры RapidChip, разрабатываемой фирмой LSI Logic www.synplicity.com 27 мая Zarlink демонстрирует однокристальный пакетный процессор на SUPERCOMM 2003 products.zarlink.com/profiles/MT90880 www.zarlink.com www.metroethernetforum.org 27 мая Toshiba анонсирует два новых 64-битных RISC процессора с архитектурой MIPS, изготовленных на базе технологии 90 нм Эти процессоры (TMPR4955CFG-400 и TMPR4956CXBG-400 на базе ядра TX49/H4) потребляют только 0.6 Ватт, работая на частоте до 400 Мгц. Toshiba разрабатывает микропроцессоры, лицензированные у MIPS с 1989 года. www.toshiba.com/taec 27 мая 0-In анонсирует унифицированную метрику - Structural Coverage Structural Coverage (Структурное Покрытие) включает 3 компоненты 1. Точки верификации в RTL 2. Покрытие их в симуляции 3. Покрытие их в формальной верификации www.0-in.com 27 мая Agilent Technologies расширяет альянс с Cadence www.agilent.com/find/eesof www.cadence.com 27 мая Cadence планирует 20 презентаций на DAC 2003 Вот некоторые из них: - Cadence-Sponsored Lunch Panel: Outsourcing Design: A Good Thing Or A Bad Thing? - PSL/Sugar Consortium - Artisan/Cadence Breakfast Event: Enabling SoC Success for 130-Nanometers and Below - System-Level Symposium - DAC Pavilion Panel: Platforms-YES, But What Type is Best? - Panel: Nanometer Design: Place Your Bets dac.cadence.com www.cadence.com 28 мая Magma и ARM подписали соглашение Magma разработает поток проектирования для ARM-ядер от RTL до GDS для технологий 0.25 мк, 0.18 мк, 0.13 мк и 90 нм. Вначале работа будет выполнена для ARM926EJ-S и ARM946E-S, а затем для ARM10 и ARM11. www.magma-da.com www.arm.com 28 мая Prover Technology лицензировала Schematic Viewer от Concept Engineering Concept Engineering основана в 1990 году. Prover Technology основана в 1989 году. www.concept.de www.prover.com 28 мая Debussy и Verdi фирмы Novas поддерживают язык PSL для ABV (assertion-based verification) PSL 1.0 был разработан группой стандартов Accelera. www.novas.com 28 мая CoWare продвигает ConvergenSC на DAC 2003 Модели процессоров LISATek могут быть интегрированы в среду верификации ConvergenSC. www.dac.com www.coware.com 28 мая InTime Software обеспечивает статический временной анализ RTL-описаний с помощью своего продукта Time Director www.intimesw.com 29 мая Agere Systems интегрировала 8 ARM-процессоров ARM966E-S в свой ASIC чип Каждый ARM-процессор снабжен 52 КБайт памяти инструкций, 20Кбайт памяти данных и 16 кбайт двухпортовой памяти для обмена данными. www.agere.com