Новости SOC от Dacafe (http://www.dacafe.com), Январь 2003 года =================================================================== 6 января Synplicity выпустила новую версию Synplify ASIC 2.4 6 января TransEDA VN-Cover Emulator теперь поддерживает Mentor Graphics Celaro и VStation 6 января Средства формальной верификации от 0-In успешно использованы National Semiconductor перед изготовлением чипа 6 января ICSI разработала и открыла проект Bluetooth USB 7 января Texas Instruments анонсирует доступность улучшенного Telinnovation Echo Canceller 7 января Motion Engineering, Inc. использует Xilinx Spartan FPGA для построения SynqNet - средства управления движением 7 января LSI Logic выпускает платформу для цифрового аудио ZSP Digital Audio Platform (ZDAP) 8 января Faraday использует QuickUse IP Repository от Mentor Graphics 8 января ECSI Letter 2002 Проект ODETTE входит в заключительную фазу Eike Grimpe, Tiemo Fandrey, Bernd Timmermann 13 января Открытое письмо к лидерам EDA-компаний от лидера Cadence, члена коалиции OpenAccess 13 января 0-In партнерствует с Mentor Graphics 13 января Academie des Sciences (France) избрала Gerard Berry (создатель языка Esterel) четвертым full computer science member 14 января Aldec выпускает Riviera 2002.12 15 января Prover Technology анонсирует интероперабельность для проверки эквивалентонсти и отладки ASIC, SOC и IC 15 января Cypress MicroSystems добавляет модемные возможности к своей PSoC 15 января Marconi выбрала Xilinx Virtex-II для своих цифровых продуктов следующих поколений для оптических сетей 15 января Xilinx выпускает новое адаптивное устройство для уменьшения стоимости последовательной передачи данных на базе Virtex-II Pro (с процессором Power PC) 15 января Marconi будет выпускать свои мультисервисные свичи BXR-48000 на базе Altera FPGA: Stratix, Mercury, APEX 20K, HardCopy 20 января ARM выпускает Integrator Logic Tile 20 января Altera выпускает первые устройства Stratix GX EP1SGX25F и EP1SGX25D 20 января Altera Cyclone продаются с опережением графика 20 января Lattice выпускает самые низкопотребляющие FPGA - семейство ispMACH 4000Z 20 января Palmchip вместе с Dimension Funding вводит новый способ лицензирования IP-платформ и IP-компонент 20 января Palmchip выпускает IP-компоненту Serial ATA (BK-3719) 20 января Summit Design выпускает HDL Score 4.0 20 января Cypress делает USB 2.0 доступным за $1.00 20 января Atmel выпускает микроконтроллер с USB - AT90SC6464C-USB-I 20 января Новая SoC-платформа SoCMosaic от TAEC сокращает срок проектирования с 18 месяцев до 4 месяцев 20 января Новый стандарт VMEBus (VXS или VITA 41) 20 января Оценочная версия nVisage DXP бесплатно доступна на 30 дней 20 января Esterel Technologies и Pro-Nexus сотрудничают 20 января Altera начинает промышленный выпуск FPGA Stratix EP1S80 21 января Altium выпускает версию 1.2 TASKING Software Development Toolset для StarCore DSPs 22 января Xilinx аннонсирует Virtex-II Multimedia Development Board 22 января MIPS Technologies публикует результат EEMBC тестирования лицензируемого ядра MIPS64 20Kc (на частоте 600 Мгц) 23 января Synopsys Users Groups встретятся в марте в Мюнхене и Сан Хосе 27 января Toshiba и Elixent совместно разрабатывают реконфигурируемые SoC-платформы 27 января TDK Semiconductor выпускает SoC смарт-карту 73S1121F 27 января CoWare приобрела LISATek 27 января Xilinx анонсирует снижение цен на Virtex-II Pro FPGA 27 января Xilinx продает IP-компоненту 133MHz PCI-X 2.0 27 января Virtual Silicon лицензирует свои разработки - Standard Cells фирме ARM - для перевода процессоров ARM946E-S и ARM1022E из soft-описаний в hard-описания для технологий 0.18 мк и 0.13 мк 27 января EDN Magazine включил SpyGlass фирмы Antenta в Top 100 продуктов 2002 года 27 января Серия процессоров MIPS Pro от MIPS Technologies 27 января Вторая ежегодная конференция OpenAccess пригласила лекторов от IBM, LSI Logic, Hewlett-Packard, Cadence, Motorola и Si2 27 января 0-In основывает в Японии дочернюю компанию 0-In Design Automation K.K. для продажи и поддержки 27 января 0-In продвигает технологии верификации SoC для Clock-Domain Crossings 27 января 0-In анонсирует новую технологию (DCE) поиска ошибок в RTL 27 января 0-In анонсирует ABV Suite 2.0 27 января Agilent Technologies интегрировала EDA-средства и тестовое оборудование 28 января 2002 - хороший год для Get2Chip: выполнены 130 проектов, включая 50-миллионо-вентильный проект 28 января Xilinx и Tarari анонсируют программируемую платформу ускорения обработки контента 28 января AMI Semiconductor подписала с Mentor Graphics многолетнее соглашение о лицензировании IP компонент библиотеки Inventra 30 января Axis Systems называет Davan Tech дистрибьютором в Корее 30 января Cadence Design Systems выделила $1.25 миллиарда университету Santa Clara ==================================================================== 6 января Synplicity выпустила новую версию Synplify ASIC 2.4 ==================================================================== В ней улучшено качество синтеза для datapath, арифметических функций, конвейерных умножителей - производительность синтезируемых схем повышается на 25%. Synlify ASIC автоматически извлекает нужные сведения непосредственно из RTL-описаний. Synplify ASIC может генерировать либо самые быстрые схемы, либо схемы с минимальным оборудованием, удовлетворяющие заданным ограничениям на задержки. Кроме того, Synplicity формирует страгегический альянс с Hynix Semiconductor, Inc. (ранее Hyundai Electronics Industries Co. Ltd - ведущий производитель ASIC в Корее) для поддержки пользователей в Корее. Среди ведущих мировых ASIC-производителей Synplify ASIC приняты AMI Semiconductor, Chip Express, Faraday, Fujitsu, IBM Microelectronics, Lightspeed Semiconductor и Oki Semiconductor. Synplify ASIC работает под Linux (Red Hat 7.3), HP-UX 11.0, Sun Solaris 2.7/2.8/2.9, Windows NT 4.0, Windows 2000. Годичная лицензия - $45,000, бессрочная лицензия - $115,000. По оценкам DataQuest, Synplicity - поставщик No 1 средств синтеза для PLD в 2001 году, владеющий 54% рынка. На 31 октября на Synplicity работало 255 человек в 20 подразделениях по всему миру. http://www.synplicity.com ==================================================================== 6 января TransEDA VN-Cover Emulator теперь поддерживает Mentor Graphics Celaro и VStation ==================================================================== Сегодня верификация занимает до 60-70% ресурсов проекта. Недели и даже месяцы могут быть потрачены на исполнение тестов при верификации проекта. Существенное сокращение этого времени может быть достигнуто при аппаратной эмуляции. Интеграция TransEDA VN-Cover Emulator с эмуляторами от Mentor: Celaro и VStation позволяет точную оценку качества значительного множества тестов. TransEDA была основана в 1992 году (Los Gatos CA). www.transeda.com www.mentor.com ==================================================================== 6 января Средства формальной верификации от 0-In успешно использованы National Semiconductor перед изготовлением чипа ==================================================================== Средства от 0-In (0-In Check и 0-In Search) выявили несколько ошибок, не обнаруженных традиционными средствами верификации. Разработчики чипа добавили более 5000 assertion checkers из библиотеки 0-In CheckerWare - при последующей симуляции были обнаружены ошибки - от простых типа некорректное освобождение очереди FIFO до сложных крайних случаев, которые трудно обнаружить обычными тестами. Кроме того, были разработаны пользовательские мониторы протоколов для CheckWare, отслеживавшие корректность функционирования шин в динамике - это также позволило обнаружить ошибки - в том числе в обеспечении когерентности памяти. 0-In основана в 1996 году в San Jose, Calif. http://www.0-in.com ==================================================================== 6 января ICSI разработала и открыла проект Bluetooth USB ==================================================================== ICSI (Integrated Circuit Solution Inc) - fabless-компания, основана в 1998 году в Тайване, первые проекты предложила в 2001 году. Данный проект основан на использовании встроенного процессора Turbo 8052 и сответствует спецификации Bluetooth 1.1. http://www.icsi.com.tw ==================================================================== 7 января Texas Instruments анонсирует доступность улучшенного Telinnovation Echo Canceller ==================================================================== Улучшения заключаются в уплотнении каналов и повышенной производительности. Средство базируется на TI TMS320C5441 и программном обеспечении от Telinnovation - это первый результат приобретения TI Ditech's Telinnovation Echo Cancellation Software Unit в апреле 2002. Echo Canceller востребован в области VoIP (Voice over Internet Protocol). http://www.ti.com/broadband http://www.ti.com ==================================================================== 7 января Motion Engineering, Inc. использует Xilinx Spartan FPGA для построения SynqNet - средства управления движением ==================================================================== SynqNet принята такими поставщиками серво-устройств как AMC, Yaskawa Electric, Panasonic, Sanyo Denki, Tamagawa Seiki, Danaher Motion. Xilinx выпустила уже 4 поколения микросхем Spartan и планирует выпустить пятое поколение в 2003 году - с еще более высокой плотностью, большим количеством внешних контактов и по существенно более низким ценам. http://www.motioneng.com http://www.xilinx.com/esp ==================================================================== 7 января LSI Logic выпускает платформу для цифрового аудио ZSP Digital Audio Platform (ZDAP) ==================================================================== Она поддерживает все цифровые аудио-стандарты для Portable Audio, DTV и DVD (включая AC-3, MP3, AAC, MPEG-1, -2), базируется на лицензируемом процессорном ядре ZSP400. Партнерами по разработке программного обеспечения для ZDAP являются ESPICO (Embedded Signal Processing for Integrated Cores), Ltd. и Spatializer Audio Laboratories, Inc. Предполагается демонстрация платформы вместе с Spatializer Audio Enhancement Suite на 2003 International CES. Для продвижения ZDAP реализован он-лайн семинар: http://seminar2.techonline.com/~lsilogic22/nov1402/dns.shtml http://www.zsp.com/zsp400.html http://www.espico.com http://www.spatializer.com/technology/overview/index.asp http://www.lsilogic.com ==================================================================== 8 января Faraday использует QuickUse IP Repository от Mentor Graphics ==================================================================== - в качестве инфраструктуры, базирующейся на WEB-технологиях, для управления данными и IP-компонентами проектов. Faraday является глобальным поставщиком проектных сервисов и IP-компонент (включая CPU, DSP и др.), выпуская более 300 проектов в год. Библиотека QuickUse IP доступна тремя способами: - через WEB-броузер - посредством Java-based GUI client - через интерфейс командной строки Обеспечивается сопоставление качества IP-компоненты со стандартами VSIA и OpenMORE, а также с внедренными в систему пользовательскими стандартами. Имеется полный API (application programming interface), позволяющий интерировать в систему стороннее программное обеспечение. http://www.faraday.com.tw http://www.mentor.com/consulting http://www.mentor.com ==================================================================== 8 января ECSI Letter 2002 Проект ODETTE входит в заключительную фазу Eike Grimpe, Tiemo Fandrey, Bernd Timmermann ==================================================================== Распространение встроенных систем, включающих аппаратные и программные компоненты стремительно росло и продолжает расти. Такие системы используются и в производственой, и в потребительской сфере. Однако разрыв между возможностями таких систем (основанных на мультимиллионных чипах) и их средствами разработки все возрастает. В течение последних трех лет проект ODETTE финансировался European Commission как часть IST framework programme 5, цель - поднять методы описания систем, особенно их аппаратного обеспечения на новый более высокий уровень. Как известно, использование объектно-ориентированных технологий повысило производительность в разработке программного обеспечения. Проект ODDETE, стартовавший в июне 2000 года был нацелен на использование таких свойств объектов как классы, наследование и полиморфизм для описания аппаратного обеспечения. При этом пришлось решать целый ряд проблем: разрабатывать объектно-ориентированный язык описания аппаратного обеспечения, обеспечивать его конвертируемость к имеющимся языкам, обеспеченным средствами синтеза. Кроме того, нужны были средства симуляции и верификации для нового языка. Были предприняты усилия по привлечению промышленных партнеров, распространению полученных результатов. Консорциум исполнителей проекта ODETTE включал: Synopsis (идеальный партнер для разработки средств ввода, симуляции и синтеза), исследовательский институт OFFIS уже имел опыт разработки объектно-ориентированного расширения языка описания аппаратного обеспечения VHDL и языка SystemC-Plus как подмножества SystemC, обеспечивающее синтез. IBM Haifa Research Lab привнесла опыт в разработке средств верификации. Как представители европейской промышленности в группу входили Robert Bosch GmbH и Siemens Mobile Communications. Они привнесли опыт проектирования и обеспечили качественную экспертизу и тестирование разработок. Распространением результатов и стандартизацией выполненных расширений SystemC занимался ECSI. Первые два года проекта От Objective VHDL перешли к SystemC-Plus как средству объектно- ориентированного описания проектов. SystemC-Plus накладывает определенные ограничения на использование C++, например запрещает динамическое распределение памяти и de-allocation. Тем не менее, используются наследование, шаблоны классов, полиморфизм и даже высокоуровневая межпроцессная комммуникация, основанная на специальном типе разделенных объектов сходных с каналами, но с ясной семантикой синтеза. Было разработано средство синтеза, которое конвертировало исходные описания в код для CoCentricо SystemC Compiler. Партнеры по ODETTE участвовали в FDL 2002 (Forum on Design Languages), продемонстрировали прототипы заинтересованным посетителям FDL (в сентябре 2002 года). На конференции IST (Information Technology Society) 2002 (которая состоялась в ноябре 2002 года в Копенгагене) партнеры по ODETTE продемонстрировали средсва синтеза и ко-симуляции. Было сделано несколько публикаций в международных конференциях таких как DATE и DAC. OFFIS как партнер, ответственный за управление проектом ODETTE, представил web-сай проекта http://odette.offis.de. Теперь разработам предстоить пройти промышленную оценку. Проект ODETTE заканчивается в мае 2003 года. http://odette.offis.de ==================================================================== 13 января Открытое письмо к лидерам EDA-компаний от лидера Cadence, члена коалиции OpenAccess ==================================================================== Дорогие коллеги В моем открытом письме в мае 2002 я призвал все EDA-компании поддержать создание открытой, интероперабельной структуры баз данных. От Cadence могу сообщить о значительном прогрессе в создании такой стандартной базы данных и API к ней, обеспечивающих реальную интероперабельность проектов. При поддержке других членов коалиции OpenAccess мы также предлагаем структурные и процедурные изменения в коалиции для ускорения поддержки OpenAccess другими EDA-компаниями. OpenAccess удовлетворила или даже превзошла ожидания пользователей во время бета-тестирования в конце 2002 года. По графику Cadence представила это код коалиции OpenAccess, которая 8-го января 2002 года выпустила OpenAccess версии 2.0., который сейчас доступен для бесплатного скачивания с www.OpenEDA.org. OpenAccess версии 2.0. обеспечивает инфраструктуру для проектирования в том числе и нано-проектов, поддерживаются и цифровые и аналоговые и смешанные проекты, поддерживаются 32- и 64-битные платформы, а также thread-safe C++ архитектура, обеспечены расширяемость и параллельная обработка данных. Портирование реальных проектов в OpenAccess показало сокращение размеров файлов и времени доступа к информации. На период до конца 2004 года создается OpenAccess Change Management Committee куда пригашаем Synopsis. Все знают, что никакой одной компании не справится с грядущими проблемами. Сотрудничая на базе OpenAccess, мы сможем решить их вместе. Приглашаю Ваши компании присоединиться к Cadence и OpenAccess, чтобы обеспечить интероперабельность баз данных. Sincerely, Lavi Lev Cadence Design Systems, Inc. Член коалиции OpenAccess www.OpenEDA.org ==================================================================== 13 января 0-In партнерствует с Mentor Graphics ==================================================================== 0-In разработала ABV (assertion-based verification) стратегию интероперабельности, основанную на Verilog RTL и поддержке стандартов Accellera. С помощью Check-In Partner Program, 0-In и ее EDA-партнеры сотрудничают в обеспечении пользователей независимыми от тестбенчей и симуляторов assertion-операторами на протяжении всего цикла проектирования и верификации - от уровня блоков до системного уровня. Методологгия ABV позволяет использовать одни и те же assertions во время симуляции, формальной верификации, аппаратной акселерации и эмуляции. http://www.0-in.com http://www.mentor.com ==================================================================== 13 января Academie des Sciences (France) избрала Gerard Berry (создатель языка Esterel) четвертым full computer science member ==================================================================== Academie des Sciences (France) - элитная организация, возглавляющая научные исследования во Франции с 1666 года. Berry (54 года), будучи директором Applied Mathematics Centre at Ecole des Mines со своей командой (совместно с INRIA) разработал синхронный язык ESTEREL. Вначале этот язык был применен к разработке программного обеспечения электронных устройств, а затем и к разработке аппаратного обеспечения. Berry стал Chief Scientist фирмы Esterel Technologies в 2001 году. Он отвечает за разработку нового поколения синхронного языка для создания "корректных по построению" решений - от спецификаций к реализациям. www.esterel-technologies.com ==================================================================== 14 января Aldec выпускает Riviera 2002.12 ==================================================================== В 3 раза повышена производительность симуляции и объем в вентилях обрабатываемых проектов, добавлены новые качества. Потребность в симуляции памяти продолжает расти. Однако в некоторых случаях симуляция 256 Мбт SDRAM требует 2GB физической RAM, даже если тестбенч читает/пишет только 1% исходной памяти. Riviera 2002.12 включает поддержку Sparse Memory Control который динамически выделяет физическую память Verilog-симуляторам. Поэтому Riviera использует только 1% распредеелнной памяти и эффективно симулирует проект. Новый броузер проекта (Design Browser) интегрирует все модули Riviera в единую среду проекта. Графический просмотрщик/редактор временных диаграмм позволяет добавлять/удалять сигналы, модифицировать их значения, изменять свойства отображения, переименовывать, копировать образцы. Модифицированные временные диаграммы могут быть сохранены и повторно использованы как тест-векторы в последующей симуляции или экспортированны графически для документирования. Riviera 2002.12 включает новый просмотрщик памяти (Memory Viewer), который позволяет получить графическое представление того, насколько эффективно используется память. Riviera собирает данные и отображает содержимое памяти в специальном окне. Отображение включает сохраненные значения, их тип, длину в словах, глубину памяти, диапазон адресов. задействованных во время симуляции. Объекты могут отображаться как VHDL-сигналы или переменные, или как Verilog-массивы. Riviera 2002.12 включает улучшенный автоматизированный интерфейс к Summit Design Visual Elite, Novas Debussy (при помощи нового FSDB-writer), оптимизации VHPI/PLI и дополнительную поддержку для функций PLI (VPI). Riviera поддерживает стандарты IEEE VHDL 1076-87/93, Vital 2000 Verilog 1376-95 и 2001. БЕСПЛАТНУЮ оценочную копию Riviera можно получить на www.aldec.com/riviera ==================================================================== 15 января Prover Technology анонсирует интероперабельность для проверки эквивалентонсти и отладки ASIC, SOC и IC ==================================================================== Prover eCheck теперь взаимодействует с Novas Software Debussy Knowledge-Based Debug System. Эта интеграция обеспечивает конечных пользователей эффективным средством проверки эквивалентности "RTL-вентили" для верификации трансформации проекта. В случае, когда Prover eCheck обнаруживает ошибки, они анализируются с помощью среды отладки Debussy, исключая необходимость изучать новое отладочное средство. Соответственно Prover присоединилась к Novas Software Harmony Program для формализации своих отношений с Novas. Novas начала свою программу Harmony в 1999 году с целью сократить стоимость итнтероперабельности EDA-продуктов. Программа Harmony обеспечивает разработчиков средств верификации лицензией на Debussy, инженерной поддержкой усилий по интеграции и последующей поддержкой общих пользователей. Открытый API (application programming interface) Debussy обеспечивает возможность использования средств отладки от Debussy. Prover Technology основана в 1989 году. www.prover.com www.novas.com 15 января Cypress MicroSystems добавляет модемные возможности к своей PSoC Модемные возможности реализованы в виде бесплатного программного обеспечения. PSoC Designer позволяет использовать обширную библиотеку "пользовательских модулей", конфигурируя их с помощью графического интерфейса. Модемы позволяют объединять промышленные устройства в сети посредством обычных телефонных линий. PSoC фирмы Cypress MicroSystems включает программируемую цифровую и аналоговую логику, быстрый 8-битный CPU, от 8 до 16 Кбт флеш-памяти, и 256 байт SRAM. PSoC CY8C26xxx поставляется в партиях по 1000 штук по цене от $2.80 до $4.55. Среда разработки PSoC Designer Software Tool Set поставляется бесплатно. Basic Development Kit, включающий PSoC ICE-4000, стоит $248. www.cypressmicro.com www.cypress.com 15 января Marconi выбрала Xilinx Virtex-II для своих цифровых продуктов следующих поколений для оптических сетей Xilinx имеет специальный ресурс для применения FPGA в оптических сетях: http://www.xilinx.com/esp/optical 15 января Xilinx выпускает новое адаптивное устройство для уменьшения стоимости последовательной передачи данных на базе Virtex-II Pro (с процессором Power PC) Соответствующие документы доступны: http://www.xilinx.com/xapp/xapp662.pdf http://www.xilinx.com/xapp/xapp661.pdf http://www.xilinx.com/xapp/xapp660.pdf http://www.xilinx.com/publications/products/v2pro/userguide/ug024.pdf http://www.xilinx.com/connectivity 15 января Marconi будет выпускать свои мультисервисные свичи BXR-48000 на базе Altera FPGA: Stratix, Mercury, APEX 20K, HardCopy Микросхемы Stratix основаны на 1.5в, 0.13 мк SRAM технологии, плотность в диапазоне от 10,570 до 114,140 логических элементов, могут содержать до 10 Мбит RAM, до 28 блоков цифровой обработки сигналов, до 224 умножителей. Могут служить хорошей основой для реализации интерфейсов, включая UTOPIA IV, SPI-4 Phase 2, SFI-4, 10G Ethernet XSBI, RapidIO, HyperTransport. Устройства HardCopy - это альтернатива ASIC. Altera, основываясь на собственной технологии, обеспечивает перевод из FPGA в пользовательские реализации с сокращенной стоимостью. http://www.altera.com/hardcopy http://www.altera.com/stratix http://www.altera.com http://www.marconi.com 20 января ARM выпускает Integrator Logic Tile Integrator Logic Tile - это дополнение к ARM RealView - модуль, который использует высокопроизводительную, емкую FPGA (Xilinx VirtexII XC2V6000) для обеспечения прототипирования SoC. Обеспечивается объединение таких модулей для прототипирования больших SoC с помощью ARM Integrator. Состав ARM RealView: - средства компиляции: С и С++ компиляторы, ассемблер и линкер - средства отладки: отладчик RealView Debugger, эмулятор RealViewICE и RealView Trace - платы и платформы семейства ARM Integrator http://www.arm.com/devtools/Integrator_LT 20 января Altera выпускает первые устройства Stratix GX EP1SGX25F и EP1SGX25D EP1SGX25F имеет более 25,000 логических элементов, 16 3.125-Gbps полно-дуплексных трансиверов. http://www.altera.com 20 января Altera Cyclone продаются с опережением графика FPGA Cyclone - самые дешевые FPGA - $1.5 на 1,000 логических элементов. Цена на чипы семейства Cyclone - от $4 до $40 за штуку в больших партиях для чипов от EP1C3 до EP1C20 соответственно. С момента выдвижения концепции до начала продаж прошло всего 15 месяцев. Плотность чипов семейства Cyclone - от 2,910 до 20,060 логических элементов, с RAM до 288 Кбит. http://www.altera.com/cyclone http://www.altera.com/cycloneavailability http://www.altera.com/customerquotes 20 января Lattice выпускает самые низкопотребляющие FPGA - семейство ispMACH 4000Z Энергопотребление ispMACH 4000Z составляет 20% от энергопотребления самых низкопотребляющих CPLD. ispMACH 4032Z - первый из трех начальных устройств серии ispMACH 4000Z с емкостью от 32 до 128 макроячеек. Реальное энергопотребление - 20 микроампер в худшем случае для устройства с 32 макроячейками. Кроме того, ispMACH 4032Z имеет 3.5 нс задержку tPD (pin-to-pin delay), 3.0 нс задержку tPO (clock-to-output delay), 2.2. нс tS (set-up time), и 265MHz fMAX (рабочая частота). Проектирование ispMACH 4000 поддерживается новыми средствами разработки от Lattice : ispLEVER. Цена на ispMACH 4032Z меньше чем $1.00 в партиях по 100,000 штук. http://www.latticesemi.com 20 января Palmchip вместе с Dimension Funding вводит новый способ лицензирования IP-платформ и IP-компонент Лицензирование через Dimension Funding позволяет растянуть оплату на срок от 3 месяцев до 3 лет. Palmchip Corporation основана в 1996 году. Dimension Funding основана в 1978 году. www.palmchip.com www.dimensionfunding.com 20 января Palmchip выпускает IP-компоненту Serial ATA (BK-3719) Serial ATA призван заменить Parallel ATA. www.serialata.org www.palmchip.com 20 января Summit Design выпускает HDL Score 4.0 HDL Score 4.0 - средство анализа покрытия кода теперь поддерживает FSM (Finite State Models) на базе триггеров, пометку сигналов, повышена производительность. Цена HDL Score - от $15,000. http://www.sd.com 20 января Cypress делает USB 2.0 доступным за $1.00 Такова цена на EZ-USB TX2 (CY7C68000) в партиях по 100,000 штук. EZ-USB TX2 - это USB 2.0 трансивер, соответствующий спецификации UTMI (USB 2.0 Transceiver Macrocell Interface). CY7C68000 успешно прошел полный набор тестов USB-IF (USB Implementers Forum). www.cypress.com 20 января Atmel выпускает микроконтроллер с USB - AT90SC6464C-USB-I AT90SC6464C-USB-I базируется на secureAVR микроконтроллере, включает 128 Кбт (64 кбт флеш-память, 64 Кбт EEPROM) внутрикристальной энергонезависимой памяти, мощные криптографические возможности (встроенный 16-битный криптопроцессор для эффективного исполнения криптоалгоритмов, таких как RSA, AES 128/128, SHA-256; аппаратный T-DES (Triple Data Encryption Standard) сопроцессор; true RNG (Random Number Generator); поддержку ECC (Elliptic Curve Cryptography)) и интерфейс USB 2.0. Цена на AT90SC6464C-USB-I - от $4.00 в партиях по 200,000 штук. http://www.atmel.com/atmel/acrobat/1559s.pdf http://www.atmel.com/atmel/products/prod21.htm 20 января Новая SoC-платформа SoCMosaic от TAEC сокращает срок проектирования с 18 месяцев до 4 месяцев TAEC (Toshiba America Electronic Components, Inc.) обеспечивает для SoCMosaic множество IP-компонент (включая процессоры семейства ARM и ARM, Mentor и Synopsys ARM-PrimeCells), стандартизованные шинные интерфейсы (ARM AMBA), масштабируемую систему шин (Sonics system-level bus, OCP), RTL-тестбенч и поцикловую С-симуляцию. Поддержка проектирования на системном уровне включает разработку аппаратного и программного обеспечения (firmware и middleware) с помощью поцикловых моделей системы для раннего начала разработки прикладного ПО. SocMosaic поддерживает такие ОС как Linux и другие RTOS (VxWorks и Nucleus), обеспечивая ввод-вывод, прерывания, счетчики, последовательные порты. Пользователь может выбирать такие IP-копоненты как встроенная DRAM, контроллеры Ethernet, USB, 1394, PCI; SerDes; VoIP, MPEG и 802.11. Планы TAEC на будущее таковы: - сделать FPGA-плату для тестирования скомпонованной реализации платформы - сделать другую платформу, добавив DSP функции - добавление middlware (MPEG4, JPEG, MP3, etc.) - расширение библиотеки IP компонент моделями для сетевой обработки, мультимедиа, принтеров, хранения. - пополнение высоккоуровневых С-моделей - обеспечение синтеза платформы (поставляемой как soft RTL) под любую технологию включая 0.18 мк, 0.13 мк, 90 нм, 65 нм SoCMosaic версии 1 (однопроцессорная, под Linux или RTOS) будет поставляться с апреля 2003 года. SoCMosaic версии 2 (мультипроцессорная) будет поставляться со второй половины 2002 года. http://chips.toshiba.com http://www.toshiba.com/taec 20 января Новый стандарт VMEBus (VXS или VITA 41) VITA (VMEbus International Trade Association) утверждает, что этот стандарт последовательной передачи данных обеспечивает в 50 раз более высокую производительность чем параллельная шина VME64. Ключевые достоинства VXS : - добавление последовательной передачи к VMEbus - поддержка технологии открытых стандартов, включая InfiniBand 4X и Serial RapidIO 4X - обратная совместимость с VMEbus (поддерживается формфактор Eurocard) VMEbus - это шинная компьютерная архитектура, популярная в промышленной автоматике, медицинских приборах, телекоммуникации и военных приборах, которая является открытым промышленным стандартом. VMEbus определяет физические размеры платы и ее схемы крепления, электрические интерфейсы и соединители. Это означает, что VMEbus платы, соответствующие стандарту, могут вставляться в систему и будут работать, даже если они пришли от разных производителей. VITA (основана в 1984 году) - это некоммерческая организация производителей и пользователей, имеющих общие рыночные интересы. VITA продвигает открытые архитектуры в противовес частным. 20 января Оценочная версия nVisage DXP бесплатно доступна на 30 дней nVisage обеспечивает: - ввод схем для плат - создание FPGA-проекта из схемных и VHDL описаний - SPICE/VHDL симуляцию - полную совместимость с платой Protel DXP Altium основана в 1985 году, первые EDA-средства под Windows выпустила в 1991 году. www.nvisage.com/product/trial.htm www.altium.com 20 января Esterel Technologies и Pro-Nexus сотрудничают Esterel Technologies обеспечит Pro-Nexus своим SCADE Suite. SCADE Suite - ведущее в Европе средство разработки программного обеспечения для авионики соответствующее стандартам, включая DO-178B и активно используемое такими компаниями как Airbus, Eurocopter и Dassault Aviation. Недавно SCADE Suite внедрился в США и уже принят такими фирмами как Pratt&Whitney, Rockwell Collins, Hispano Suiza, Aircraft Braking Systems. Pro-Nexus (Хьюстон, США) будет обеспечивать консультации пользователей по SCADE Suite. www.pro-nexus.com www.esterel-technologies.com 20 января Altera начинает промышленный выпуск FPGA Stratix EP1S80 Stratix EP1S80 - это самая большая FPGA, доступная сегодня на рынке из изготавливаемых по технологии 0.13 мк: 79,040 логических элементов, 7.2 Мбит встроенной RAM, и 1,238 контактов ввода/вывода. Цена на Stratix EP1S80 - от $800 в больших партиях. Начало продаж ожидается к концу 2003 года. http://www.altera.com/products/devices/stratix/stx-index.jsp 21 января Altium выпускает версию 1.2 TASKING Software Development Toolset для StarCore DSPs Цель - сделать генерируемый код более компактным и более быстрым. Тестирование на стандартных наборах (G723/G729/EFR) показало увеличение скорости исполнения до от 25% до 60%, и уменьшение размеров кода от 10% до 20%. Новая версия базируется на технологии компиляции нового поколения Viper и выполняет 117 из 127 правил оптимизации MISRA. Версия 1.2. совместима с StarCore Application Binary Interface (ABI) и International Standards Organization (ISO) C'99. Версия 1.2. поддерживает все StarCore DSP, включая новый MSC8102 от Motorola. В состав версии 1.2 входят TASKING EDE, C/C++/EC++ компилятор, ассемблер, линкер, CrossView Pro EOnCE / симулятор-отладчик. Версия 1.2 доступна для PC/Windows и SUN/Solaris по цене $5,390. www.tasking.com/company/contact.html www.altium.com 22 января Xilinx аннонсирует Virtex-II Multimedia Development Board Эта плата включает Xilinx Virtex-II XC2V2000 FPGA и поддерживает 5 независимых банков памяти 512K x 36-bit 130 MHz ZBT RAM с возможностью побайтовой записи. На плате может использоваться Xilinx MicroBlaze 32-bit soft-процессор, работающий на частоте 150 МГц и обеспечивающий производительность 102 D-MIPS. На плате имеются блоки для кодирования декодирования потокового видео и аудио. Цена платы - $1400 http://www.xilinx.com/xlnx/xebiz/productview.jsp?category=-11243 22 января MIPS Technologies публикует результат EEMBC тестирования лицензируемого ядра MIPS64 20Kc (на частоте 600 Мгц) EEMBC - Embedded Microprocessor Benchmark Consortium, основан в 1997 году. Тесты EEMBC основываются на фундаментальных алгоритмах для соответствующих областей приложения. Был использован компилятор от Green Hills Software. Результаты : Telemarks 10.20 Consumermarks 39.42 Netmarks 10.62 OAmarks 519.87 Automarks 401.34 20Kc - это реализация MIPS64 архитектуры с суперскалярным 7-стадийным конвейером. 20Kc включает SIMD FPU по стандарту IEEE754 с расширениями MIPS-3D для графических приложений. 20Kc способен исполнять за один такт 2 целочисленных инструкции или 1 целочисленную и 1 вещественную. На частоте 600 Мгц 20Kc обеспечивает производительность 1020 DMIPS при обработке целых чисел и 2.4 GFLOPS - пиковая производительность обработки вещественных чисел и 30 миллионов/многоугольников в секунду при обработке геометрической информации. 20Kc - идеальный процессор для цифровой потребительской электроники и сетевой обработки. www.mips.com 23 января Synopsys Users Groups встретятся в марте в Мюнхене и Сан Хосе SNUG (Synopsys Users Groups) - это открытый форум пользователей продуктов Synopsis - и уникальная возможность встретиться пользователям с разработчиками. Как результат приобретения в 2002 году фирмой Synopsis фирмы Avant! частью данной конференции станет и бывшая AURORA - конференция пользователей продуктов Avant! http://www.snug-universal.org http://www.synopsys.com 27 января Toshiba и Elixent совместно разрабатывают реконфигурируемые SoC-платформы Эти платформы будут интегрировать конфигурируемый массив выполнения алгоритов D-Fabric от Elixent и конфигурируемый процессор MeP от Toshiba. Комбинация динамической реконфигурации и изменения архитектуры выполнения алгоритма "на-лету" под управлением процессора Toshiba MeP принесет существенное сокращение стоимости и потребления энергии. Получится полностью программируемое решение с производительностью, превосходящей самые производительные DSP. Платформа Elixent D-Fabrix RAP (reconfigurable algorithm processing) разрабатывает алгоритмы в "виртуальном аппаратном обеспечении", позволяя создание аппаратной акселерации любого алгоритма системы. Благодаря реконфигурируемости, она может реализовывать множество аппаратных акселераторов на одной и той же области чипа, что дает высокую эффективность использования площади кристалла. Более того, реконфигурируемость позволяет добавлять и изменять функциональность после изготовления чипа - исправляя ошибки, или добавляя новые функции. Это достигается благодаря отображению алгоритма в обрабатывающий массив из АЛУ, регистров и памятей, давая уникальную возможность адаптировать любой алгоритм, тем самым обеспечивая гибкость програмных решений с производительностью ASIC. При сравнении на бенчмарках со стандартными DSP D-Fabrix обеспечивает 10-кратное преимущество в производительности при меньших размерах кристалла и существенно сокращенном потреблении энергии. D-Fabrix - это новый класс устройств, поддерживающих мультифункциональность и адаптируемость к изменению спецификаций. Почему реконфигурируемость - горячая тема для полупроводников: В начале 2003 года а) появятся коммерческие чипы по технологии 90 нм, обеспечивающие 4-кратное увеличение плотности по сравнению с техноологией 0.18 мк и двукратное увеличение плотности по сравнению с 0.13 мк. Стоимость маски для технологи 90 нм примерно в 6 раз выше чем стоимость маски для технологии 0.18 мк б) В то же время лучшие фабрики переходят на 300 мм заготовки, которые примерно вдвое увеличивают количество устройств на заготовке по сравнению с последним поколением заготовок размером 200 мм Эта комбинация убийственна для отрасли. 6-кратное увеличение маски увеличивает точку, где выгодно производить ASIC. Решением этой проблемы являются реконфигурируемые SoC-платформы, которые содержат набор программируемых компонент, таких как RISC и RAP (Reconfigurable Algorithm Processor) возможно со специальными интерфейсами. Такая SoC может реконфигурироваться, чтобы служить в различных рыночных нишах. Два основных достоинства: - цена маски разделяется между множеством проектов - SoC полностью программируема - следовательно, если будет найдена ошибка, или потребуются изменения функциональности, не будет необходимости изготоваливать новый чип (и платить за маску повторно). Реконфигурируемость "на лету" и "во времени" позволит использовать одну область кристалла для выполнения множества функций - что приводит к сокращению размеров чипа. www.elixent.com www.mepcore.com 27 января TDK Semiconductor выпускает SoC смарт-карту 73S1121F Чип 73S1121F включает процессор 8052, USB интерфейс, 2 интерфейса ISO7816 UART, PIN pad интерфейс, 64KB Flash, 4KB RAM, интерфейс клавиатуры 5*6, дополнительные контакты для соединения с внешним LCD. Цена 73S1121F - меньше $9 в крупных партиях начиная с июня. http://www.tdksemiconductor.com 27 января CoWare приобрела LISATek Эта комбинация создает единственное в мире (по мнению CoWare) решение, которое включает моделирование процессоров и разработку программного обеспечения для них. Технологии LISATek обеспечивают автоматическую генерацию всех необходимых моделей и инструментов для проектирования аппаратного обеспечения и разработки встроенного программного обеспечения, включая автоматическую генерацию высокопроизводительных симуляционных моделей, целевых ассемблеров, линкеров и синтезируемых RTL-описаний. LISATek имеет полные средства отладки и профилирования, включая отладку мультипроцессорных систем. Технологии LISATek разрабатывались в Aachen Technical University (Германия) института ISS. ISS присоединился к IMEC (Leuven, Belgium). как партнер CoWare - центр исследований и разработок. www.coware.com 27 января Xilinx анонсирует снижение цен на Virtex-II Pro FPGA XC2VP4 - 6700 логических элементов, 500Кбит памяти, процессор Power PC и 4 последовательных трансивера RocketIO - меньше чем за $30 (в конце 2004 года при партиях по 100,000 штук). (почти в 2 раза дешевле чем в 2002 году). XC2VP20 - 20,000 логических элементов, 1.5 Mбит встроенной RAM, два процессора Power PC и 8 трансиверов RocketIO - меньше чем за $100. (в конце 2004 года при партиях по 50,000 штук). Xilinx предлагает также Xilinx Virtex-II Pro EasyPath - перенос решений с FPGA на ASIC для сокращения стоимости на 80%. Дешевые Spartan-IIE : до 600К системных вентилей, и 514 контактов ввода/вывода. Xilinx ISE средства разработки используют 150,000 пользователей по всему миру. http://www.xilinx.com 27 января Xilinx продает IP-компоненту 133MHz PCI-X 2.0 PCI-X - это 64-битный параллельный интерфейс для присоединения периферийного оборудования к высокопроизводительным серверам и рабочим станциям. PCI-X 2.0 поддерживает работу на частотах 133Мгц, 100 Мгц, 66 Мгц, 33 Мгц. Цена компоненты PCI-X 2.0 - $17,995. http://www.pcisig.com http://www.xilinx.com/ipcenter 27 января Virtual Silicon лицензирует свои разработки - Standard Cells фирме ARM - для перевода процессоров ARM946E-S и ARM1022E из soft-описаний в hard-описания для технологий 0.18 мк и 0.13 мк Теперь эти Standard Cell будут распространяться в рамках ARM Foundry Program. www.virtual-silicon.com 27 января EDN Magazine включил SpyGlass фирмы Antenta в Top 100 продуктов 2002 года Полный список Top 100 опубликован 12 декабря 2002 года и доступен на сайте www.ednmag.com Atrenta предлагает новый подход к ускорению проектирования сложных SoC, ASIC и FPGA посредством предсказательного анализа. SpyGlass - это первый инструмент, который выполняет детальный структурный анализ RTL-(Verilog и VHDL) описаний с целью обнаружить сложные проблемы. SpyGlass включает быстрый ситнезатор, логический оцениватель и технологии контроля готовности к тестированию. Atrenta имеет уже более 50 пользователей таких как: Agere, Agilent, Apple, ARM, Canon, Compaq, Fujitsu, Hitachi, Motorola, National Semiconductor, Nortel, Olympus, Toshiba и др. Antrenta имеет офисы в Англии и Франции, центр разработок в Индии, дистрибьторов в Индии,Израиле, Японии, Корее, Сингапуре и Тайване. www.atrenta.com www.ednmag.com 27 января Серия процессоров MIPS Pro от MIPS Technologies MIPS Pro обладают возможностью CorExtend - для расширения возможностей стандартных архитектур MIPS32 - например , добавления DSP-возможностей. Используя CorExtend, разработчики могут определить собственные инструкции, которые обрабатывают данные в регистрах общего назначения MIPS-архитектуры, таким же образом, как это делают обычные MIPS инструкции. Чтобы продемонстрировать, как разработчики могут использовать CorExtend в своих приложениях, MIPS Technologies разработала несколько проектов для мультимедиа, Voice over Packet, DSP - вся документация может быть получена с www.mips.com Инженеры должны разработать свои CorExtend инструкции, используя Verilog. Средства разработки для MIPS Pro MIPS SDE 5.0 - включают среду отладки MULTI, и оптимизирующе компиляторы от Green Hills Software и симулятор MIPSsim от MIPS. www.mips.com 27 января Вторая ежегодная конференция OpenAccess пригласила лекторов от IBM, LSI Logic, Hewlett-Packard, Cadence, Motorola и Si2 11 февраля 2003 года состоится конференция, 12-14 - обучающие курсы. Организует конференцию Silicon Integration Initiative (Si2). Уже более 150 компаний загрузили OpenAcess 2.0, анонсированный только 9 января 2003 года. Оглашена программа мероприятия - Mark Papermaster, директор Global Microprocessor Design в IBM Systems Group расскажет о значении OpenAccess для разработки процессоров в IBM - Lavi Lev, президент Cadence расскажет о планах Cadence по поддержке OpenAccess - Открытая дискуссия о перспективах OpenAccess - Ответы специалистов на вопросы по OpenAccess - С докладами выступят также Scott Peterson (LSI Logic), Jim Wilmore (Hewlett-Packard), Ted Paone (Cadence), Joanne Schell (Motorola), Joe Santos (Cadence), Steve Geiger и Simon Garrison (MicroEDA). - Состоится специальная секция по OpenAccess для академических кругов. Трехдневные учебные курсы будут посвящены: физическим аспектам, расширяемости API, вариантам реализации базы данных и другим вопросам. В коалицию OpenAccess сейчас входят 17 компаний: Cadence Design Systems, Celestry, Hewlett-Packard, IBM Microelectronics, Intel, LSI Logic, Mitsubishi Electric Corporation, Motorola, Nassda, Numerical Technologies, Philips Semiconductors, Sagantec, STMicroelectronics, Sun Microsystems, Synplicity, Tektronix, Verisity. Работа ведется под руководством SI2. www.si2.org/openaccess www.OpenEDA.org 27 января 0-In основывает в Японии дочернюю компанию 0-In Design Automation K.K. для продажи и поддержки 0-In Design Automation K.K. будет внедрять в Японии разработанную 0-In технологию ABV (assertion-based verification) Сейчас в Японии используют продукты и технологии 0-In следующие фирмы: Fujitsu, Hitachi, Matsushita, Ricoh и Zuken. http://www.0-in.com 27 января 0-In продвигает технологии верификации SoC для Clock-Domain Crossings Новая разработка 0-In Checklist включает : - автоматическое обнаружение "crossing clock domains" сигналов - статический формальный поиск опасной синхронизации - атвоматическую генерацию мониторов синхронизации - использование мониторов синхронизации при формальной верификации и симуляции. http://www.0-in.com 27 января 0-In анонсирует новую технологию (DCE) поиска ошибок в RTL DCE (Deep CounterExample) - находит ошибки трех основных типов. DCE реализована в новом продукте - 0-In Confirm, который поставляется в пакете ABV Suite 2.0. Несмотря на то, что половина общих ресурсов проекта тратится на фунциональную верификацию, большинство SoC-проектов имеют ошибки "крайних случаев" при первом изготовлении в силиконе. Обнаружение, диагностика и исправление таких ошибок - это трудный и время-затратный процесс, который может стоить миллионы долларов и часто приводит к потере места на рынке. Новая DCE-технология предназначена искать ошибки, которые не могут быть обнаружены другими средствами верификации. 0-In находит ошибки следующих 5 типов: 1. Крайние случаи управляющей логики 2. Потеря данных в связи с нарушением clock domains 3. Ошибки интерфейсов (не-соответствие) 4. Маловероятные, зависящие от данных ошибки 5. Несоответсвия между симуляцией и синтезом DCE фокусируется на ошибках типов 1, 3, 4. http://www.0-in.com 27 января 0-In анонсирует ABV Suite 2.0 Цена для США за одногодичную лицензию : 0-In Checklist -- $30K 0-In Check -- $15K 0-In Search -- $50K 0-In Confirm -- $75K 0-In Checklist находит синтаксические и смантические ошибки RTL-кодирования, включая несоответствия симуляции и синтеза, clock domain crossing. Никогда не делает ложных сообщений об ошибках. 0-In Confirm находит глубокие ошибки в RTL, которые не находят другие средства верификации. 0-In Search - выполняет динамическую формальную верификацию увеличив скорость в 100 раз по сравнению с прошлыми выпусками. 0-In Check включает библиотеку CheckWare более 70 Verilog чекеров, которые работают как во время симуляции, так и во время формальной верификации. Поддерживается стандарт для assertions от Accelera. http://www.0-in.com 27 января Agilent Technologies интегрировала EDA-средства и тестовое оборудование http://eesof.tm.agilent.com/products/prod701.html http://www.agilent.com 28 января 2002 - хороший год для Get2Chip: выполнены 130 проектов, включая 50-миллионо-вентильный проект Разработки : RTL Compiler (G2C-RC), и Architectural Compiler (G2C-AC). Get2Chip, основана в 2000 году экспертами из Cadence Design Systems, Inc., LSI Logic Corporation, Mentor Graphics Corporation, Synopsys и VLSI Technology, сейчас - часть Philips Semiconductors. Продукты Get2Chip работают на Sun, Hewlett Packard, PC под Linux. http://www.get2chip.com 28 января Xilinx и Tarari анонсируют программируемую платформу ускорения обработки контента Теперь Tarari Content Processor Development Kit (CP-DK) распространяется как часть Xilinx eSP (Emerging Standards & Protocols). Tarari CP-DK может быть адаптирован к обработке образов, речи и др. информации. Tarari CP-DK включает Tarari Content Processing Controller, Xilinx Virtex Platform FPGA и другие IP компоненты. Разработчики могут фокусироваться непосредственно на алгоритме обработки контента. Это позволяет разработчикам создавать агентов и аппаратные представления сложных программных алгоритмов, которые могут решать специфические задачи в 10 раз быстрее, чем другими способами. Огромные инвестиции были вложены в ускорение обработки пакетов при передаче их в сетях и обработке на серверах. Однако эта обработка пакетов была ограничена анализом заголовков, выполнением поиска в таблицах, и отсылки пакетов по назначению. Контент-процессоры - это аппаратные подсистемы, которые встраиваются в сервера, сетевые и прикладные устройства, чтобы обеспечить управление и инспекцию всего передаваемого содержимого на более высоких скоростях, чем это достигалось ранее. www.xilinx.com/esp/cpdk www.Tarari.com 28 января AMI Semiconductor подписала с Mentor Graphics многолетнее соглашение о лицензировании IP компонент библиотеки Inventra www.amis.com/digital/ip_cores.cfm www.mentor.com 30 января Axis Systems называет Davan Tech дистрибьютором в Корее Axis Systems поставляет средства эмуляции, программной и аппаратной акселерации проектов. Davan Tech Co., Ltd. поставляет EDA-средства (Avant!, Synopsis) корейским разработчикам и является проектной службой. Davan Tech является лидером ASIC Design Service Consortium, состоящим из 9 специальных компаний. Для дополнительной информации о Davan Tech, пишите support@davan.co.kr. www.AxisSystems.com 30 января Cadence Design Systems выделила $1.25 миллиарда университету Santa Clara В унверситете Santa Clara учится 4,643 "undergraduate" и 3,417 "graduate" студентов www.scu.edu