Новости SOC от Dacafe (http://www.dacafe.com), Июнь 2002 года =================================================================== 1 июня Genesys Testware анонсирует BSCANmaker для одновременной вставки Boundary SCAN и PAD Rings в SoC 1 июня Панельная дискуссия на DAC 2002 "Whither (or Wither?) ASIC Handoff" "Куда (или вянет ?) разработка ASIC" 1 июня Анонс Aldec на DAC 2002 2 июня Aldec добавляет поддержку Verilog 2001 в Riviera 2002.06 3 июня Aldec сотрудничает с Summit Design выпуская Riviera-Elite, мультиплатформную среду проектирования и верификации ASIC 3 июня Summit Design выпускает Visual Elite 3.0 3 июня TransEDA и Novas Software повышают производительность отладки с помощью верификации с проверкой свойств 3 июня Верификация, основанная на assertions: 0-In, Averant и Bridges2Silicon - партнеры 3 июня Averant лицензирует язык верификации e фирмы Verisity 3 июня Язык верификации e на пути к становлению стандартом 3 июня LISATek анонсирует новый релиз своего уникального продукта для проектирования встроенных процессоров новых поколений 3 июня Lattice выпускает CPLD ispMACH 5000B 3 июня IBM Microelectronics поддерживает Synplify при проектировании своих ASIC 3 июня QThink выпускает мультимедиа SoC объемом 7.25 миллионов вентилей по технологии 0.13 мк 3 июня Co-Design выпустила Systemsim 2.0, который поддерживает моделирование SUPERLOG и SystemVerilog, Verilog 2001 3 июня Cadence выпускает OpenAccess Database Source Code (версия 2) 3 июня ARM увеличивает свою роль в программе Simplex IP Partners 3 июня Quickturn анонсирует IP Program для обеспечения высоко- производительной среды ко-верификации программного и аппаратного обеспечения SoC-проектов 3 июня Quickturn анонсировала новые конфигурации Palladium и ПО, поддерживающие разработку проектов размером от 2 до 128 миллионов ASIC-вентилей 3 июня Infenion использовала 64-битный процессор MIPS64 5Kc при разработке своего коммуникационного процессора EasyPort 4 июня Globetech Solutions присоединяется к Verisity Verification Alliance Program 4 июня 0-In продемонстрирует на DAC Assertion-Based Verification 4 июня CoWare лидирует в поддержке SystemC 5 июня Sun Microsistems купила систему верификации Xtreme фирмы Axis Systems 5 июня Agere System выбрала QuickUse IP Repository от Mentor Graphics 6 июня Tera выпускает Teraform RTL Design Consultant для повышения качества HDL кода 7 июня e*ECAD и Source III анонсировали партнерство 10 июня HP и Cadence объединяют усилия для переноса EDA на Linux 10 июня Altera и Mentor Graphics упрощают миграцию с ASIC на FPGA 10 июня Altera и Synplicity вводят новый открытый стандарт интерфейса для физического синтеза FPGA 10 июня Synplicity Synplify ASIC помог выполнить SoC проект фирме Canon 10 июня Magis Networks лицензировала процессорное ядро от ARM 10 июня Philips, ARM и Adelante Technologies объединяют усилия в создании общей SoC платформы для мобильных приложений распространения информации 10 июня Actel развивает Designer FPGA 10 июня Кодер JPEG2000 от CAST обеспечивает быстрое и гибкое сжатие образов 10 июня Domosys (Quebec) анонсирует свой U-Chip, базирующийся на IP Whirl 8051 от Dolphin Integration 10 июня VN-Cover Emulator фирмы TransEDA теперь доступен для системы верификации Quickturn Palladium 10 июня Philips получила EDA Consortium 2002 Design Achievement Award 10 июня Adelante Technologies лицензировала у Mentor Graphics XRAY Debugger для мультипроцессорных систем 10 июня SynTest выпускает TurboDebug для отладки BIST-памяти в SoC 10 июня IDT выбирает PCI-X eVC от eInfochips 11 июня Mentor Graphics одобряет SystemVerilog от Accellera 11 июня Seagate сотрудничает с ARM в разработке устройств управления жесткими дисками 12 июня Toshiba Semiconductor и TAEC лицензировали DVR технологию фирмы TiVo для включения в свои чипы следующих поколений 12 июня Xilinx и Xebeo Communications сотрудничают 13 июня Mentor Graphics и FS2 (First Silicon Solutions) анонсируют IDE для разработки мультипроцессорных систем на базе MIPS 4KE 17 июня Mentor Graphics адаптирует XRAY Debugger к мультипроцессору Xtensa IV фирмы Tensilica 18 июня ARM расширяет семейство PrimeXsys вводя Dual Core Platform для сетевых приложений 19 июня Mentor Graphics объявляет FPGA Partner Program чтобы обеспечить FPGA Advantage сертифицированным проектирующим фирмам 21 июня ADI Engineering анонсирует Quinque - универсальный Compact PCI CPU модуль на базе микроархитектуры Intel XScale 24 июня Esterel Technologies разрабатывает высокоуровневую методологию верификации для STMicroelectronics 24 июня Среда проектирования Libero от Actel включает средства от Synplicity, SynaptiCAD и Actel 24 июня IBM и Xilinx сотрудничают 24 июня SandCraft расширяет семейство MIPS64 микропроцессоров SR71000 25 июня Applied Microsystems выпустила CodeTEST для Embedded Linux 26 июня Teradyne, Cadence и Xilinx объединяют усилия 26 июня Accelerated Technology использует E-SIM от Innoveda для симуляции и тестирования 26 июня Accelerated Technology обеспечивает поддержку micro-ITRON для Blackfin DSP от Analog Devices 27 июня Микропроцессор DragonBall MX1 фирмы Motorola первым будет сертифицирован для новой Palm OS 5 28 июня Get2Chip объявляет университетскую программу =================================================================== 1 июня Genesys Testware анонсирует BSCANmaker для одновремнной вставки Boundary SCAN и PAD Rings в SoC =================================================================== Традиционно вставка Boundary SCAN и PAD Rings в SoC была ручной работой, трудоемкой и потенциально вносящей ошибки. Многие SoC содержат блоки с аналоговыми интерфейсами (DAC, ADC, SERDES - Serializer-Deserializers и др.). С помощью граничного тестирования такие интерфейсы сложно тестировать. BSCANmaker обеспечивает эту работу по стандартному интерфейсу IEEE 1149.1, если SoC содержит пару таких взаимообратных интерфейсов (ADC-DAC, например). BSCANmaker поддерживает различные системы команд для управления различными схемами BIST. Пользователи пишут короткие скрипты на Tcl, чтобы опистаь порты проекта и их атрибуты. Затем MBISTmaker создает более высокоуровневую версию SoC, включающую pads и boundary scan регистры, тест-контроллер, скрипты для симуляции (для Synopsys Design Compiler и Cadence Envisio Ambit), а также WGL-файл для тестирования чипов и BSDL-файл для тестирования плат. Цена на MBISTmaker - от $50,000 за одно рабочее место или от $15,000 за лицензию на один проект. Дополнительная информация : http://www.genesystest.com =================================================================== 1 июня Панельная дискуссия на DAC 2002 "Whither (or Wither?) ASIC Handoff" "Куда (или вянет ?) разработка ASIC" =================================================================== Традиционный ASIC нет-лист меняется - но на что? Действительно ли RTL-разработка стала, наконец, реальностью? Или появляется разработка, основанная на ручном размещении? Являются ли различия между подходами косметическими? Или существуют фундаментальные отличия? Участники дискуссии: Tommy Eng -- Tera Systems, Inc., Campbell, CA Tom Russell -- IBM Microelectronics, Essex Junction,VT Kazu Yamada -- NEC Corp., Santa Clara, CA Sandeep Khanna -- Synopsys, Inc., Mountain View, CA Kamalesh Ruparel -- Cisco Systems, Inc., Saratoga, CA Tera Systems - лидер в создании технологий планирования SoC по HDL-описаниям. Дополнительная информация : http://www.terasystems.com http://www.dac.com =================================================================== 1 июня Анонс Aldec на DAC 2002 =================================================================== Aldec предполагает продемонстрировать пользователям: - Active-HDL 5.2 - новую плату прототипирования, которая позволит разработчикам бесшовно интегрировать аппаратное обеспечение в свой поток проектирования FPGA - интеграцию Active-HDL со средствами синтеза Sinplify фирмы Synplicity - Riviera 2002.06, поддерживающий проекты до 12 миллионов вентилей - средства ко-верификации для новейших встроенных процессоров от ARM и MIPS Дополнительная информация : http://www.aldec.com/Registration/DAC/DAC2002.asp =================================================================== 2 июня Aldec добавляет поддержку Verilog 2001 в Riviera 2002.06 =================================================================== Основные улучшения Verilog 2001 по сравнению с предыдущим стандартом 1995 года включают: - возможности управления симуляцией для повышения производительности и обработки более сложных проектов бОльших объемов - поведенческие расширения, которые позволяют инженерам моделирование на более высокком уровне абстракции и соответственно создавать код быстрее - улучшения в моделировании временных характерстик ASIC, что обеспечивает более точный анализ субмикронных проектов - более развитый PLI стандарт, улучшающий интероперабельность В Riviera поддерживаются: - фиксированные локальные параметры - арифметический оператор возведения в степень - инициализация переменных во время декларации - декларация модулей в стиле ANSI C Бесплатную оценочную копию Riviera можно получить на сайте: http://www.aldec.com/riviera =================================================================== 3 июня Aldec сотрудничает с Summit Design выпуская Riviera-Elite, мультиплатформную среду проектирования и верификации ASIC =================================================================== Стратегическая цель - поддержка ESL (Electronic System Level) с использованием языка программирования С и прототипирования аппаратного обеспечения. Riviera - это высокопроизводительный симулятор VHDL/Verilog. По мере роста сложности систем становится критичной потребность в высокопроизводительных средствах верификации, взаимодействующих с графическими средствами документирования и проектирования сверху-вниз. Visual Elite поддерживает графический и текстовый ввод VHDL, Verilog, C/C++, SystemC. Просле того, как проект введен в Visual Elite и верифицирован в Riviera, Visual Elite генерирует оптимизированный HDL код для ведущих логических и поведенческих средств синтеза. Riviera-Elite был оптимизирован для VHDL/Verilog с поддержкой стандартов PLI 1.0/2.0 и VHPI. Riviera-Elite работает под Sun Solaris 7 и 8, Linux (ядро 2.2), и Windows NT/2000/XP. Дополнительная информация : http://www.aldec.com =================================================================== 3 июня Summit Design выпускает Visual Elite 3.0 =================================================================== Основные достоинства Visual Elite 3.0: - FASTC - новый высокопроизводительный, базирующийся на С, стиль проектирования RTL-описаний - поддержка SystemC 2.0 - интеграция с платой аппаратной акселерации PROCSim фирмы GIDEL (Израиль) FASTC-блоки бесшовно интегрируются с другими С/С++ и HDL-блоками на любом уровне абстрракции и могут автоматически быть отображены в синтезируемые VHDL-описания. Мнтеграция с PROCSim позволяет пользователям динамически размещать пре-верифицированные HDL-модели на плату акселерации бесшовно интегрируя PROCSim-модели с другими HDL-моделями, исполняющихся в стандартных средствах HDL-симуляции. Virtual Prototype в Visual Elite 3.0 поддерживает встраивание в модели С-блоков. Connectivity Table в Visual Elite 3.0 позволяет пользователям обрабатывать огромные структурные описания в виде электронных таблиц. Цена Visual Elite 3.0 - от $15,000. Продажи предполагается начать с 3-го квартала 2002 года. Дополнительная информация : http://www.sd.com http://www.gidel.com http://www.perfectus.com =================================================================== 3 июня TransEDA и Novas Software повышают производительность отладки с помощью верификации с проверкой свойств =================================================================== Теперь VN-property DX от TransEDA поддерживает открытую базу сигналов от NOVAS (FSDB- Fast Signal Database). Когда VN-property DX обнаруживает нарушение свойств, дальней шая отладка может проводиться с помощью Debussy. VN-Property DX версии 2002.07 с поддержкой Novas Debussy и FSDB будет доступен в июле 2002. Цена на VN-Property DX - от $15,000 за годовую подписку. TransEDA имеет библиотеку верификации свойств дял продвинутых процессоров и стандартных шин. 18 из 20 ведущих производителей чипов используют продукты TransEDA. Дополнительная информация : http://www.transeda.com =================================================================== 3 июня Верификация, основанная на assertions: 0-In, Averant и Bridges2Silicon - партнеры =================================================================== Методология верификации от 0-in позволяет использовать чекеры assertion на всем протяжении проектирования: при симуляции, аппаратной акселерации и эмуляции. Говорит Emil Girczyc (CEO, 0-In Design Automation): "Среди разработчиков растет понимание того, что верификация на основе assertions - это ключ к успеху при проектировании SoC. При этом необходимо, что бы все Ваши средства разработки понимали все assertions." Averant Solidify обеспечивает статическую верификацию. Bridges2Silicon Intelligent In-Circuit Emulator (IICE) обеспечивает быстрое прототипирование. Дополнительная информация : http://www.0-in.com =================================================================== 3 июня Averant лицензирует язык верификации e фирмы Verisity =================================================================== Как член программы LicenseE, Averant может теперь разрабатывать и улучшать срества поддержки языка верификации e. Averant намерена добавить поддержку языка верификации e в свой продукт для статической верификации Solidify. Как член программы LicenseE, Averant получила открытый доступ к языку e, включая автономный e-parser и будет участвовать в работе e Steering Committee по развитию языка e. Кроме того, Averant стала членом программы Verisity Interoperability Partners (VIP), чтобы обеспечить более тесную интеграцию между Verisity Specman Elite и Solidify. Как член программы VIP Averant получает документацию и поддержку на Specman Elite. Averant основана в 1997 году, ее основной и единственный продукт - Solidify. Дополнительная информация : http://www.averant.com http://www.verisity.com =================================================================== 3 июня Язык верификации e на пути к становлению стандартом =================================================================== Verisity объявила о присоединении к программе LicenseE ведущих компаний таких как: Cisco, STMicroelectronics и Black Cat Electronics. Конечная цель программы LicenseE - сделать e открытым всеобщим стандартом для языка верификации в следующие 3 этапа: - достичь де-факто принятия e стандартом - получить значительный интерес у EDA поставщиков к поддержке языка e - пройти принятую процедуру стандартизации де-юре Дополнительная информация : http://www.verisity.com =================================================================== 3 июня LISATek анонсирует новый релиз своего уникального продукта для проектирования встроенных процессоров новых поколений =================================================================== Все компоненты продукта EDGE Processor Designer, RIM Software Designer и HUB System Integrator существенно улучшены, кроме того обеспечена интеграция с Synopsys CoCentricо System Studio. Технология фирмы LISATek базируется на едином языке описания LISA 2.0 (Language for Instruction Set Architecture), который является расширением C/C++. Продукты LISATek составляют полную унифицированную платформу для более быстрой разработки и верификации встроенных процессоров. Интеграция с Synopsys CoCentric System Studio Simulator обеспечивает совместную верификацию алгоритмов, архитектур, аппаратного и программного обеспечения на различных уровнях абстракции. Симуляция на уровне транзакций в System Studio позволяет создать виртуальный прототип SoC, исследовать ее архитектуру, разработать и верифицировать необходимое программное обеспечение. Продукты LISATek генерируют транзактные модели процессоров на SystemC. EDGE Processor Designer упрощает разработку встроенных процессоров, включая микроконтроллеры, DSP, сетевые процессоры, и спецпроцессоры (ASIP). EDGE генерирует средства для исследования семейства процессоров и упрощает интерактивное редактирование проекта. Последний релиз EDGE поддерживает расширенную симуляцию памяти, мультипроцессорные средства и генераторы моделей шин. RIM Software Designer - полная среда разработки программного обеспечения для процессора, сгенерированного EDGE. Она содержит симуляторы LISATek, включая JIT-CC - самый быстрый симулятор системы инструкций, а также средства кодогенерации (ассемблер и линкер), дизассемблер, и отладчик. Новые возможности включают поддержку загрузчиком различных форматов таких как COFF (common object file format), ELF (executable and linking format) и IntelHEX, пользовательских форматов. Обеспечивается сохранение истории исполнения инструкций для поддержки отладки прикладного ПО. HUB System Integrator позволяет разработчикам аппаратного обеспечения интегрировать и верифицировать встроенные процессоры, сгенерированные EDGE, в среду разработки SoC. Новый релиз HUB включает возможность симуляции мультипроцессоров, для верификации гетерогенных систем встроенных процессоров с использованием сторонних отладчиков. Имеется настраиваемый API-интерфейс симуляции для взаимодействия с различными системами разработки SoC, включая Synopsys CoCentric System Studio. Комплект средств от LISATek версии 2002.2 доступен для ОС Solaris 2.7/2.8, Linux, Windows NT/2000. Цена - от $50,000. LISATek основана в 2001 году. Ее продукты основаны на технологии, разработанной в Университете Технологии г.Аахен, Германия. Дополнительная информация : http://www.lisatek.com/products.html =================================================================== 3 июня Lattice выпускает CPLD ispMACH 5000B =================================================================== Lattice, изобретатель ISP (in-system programmable) логических микросхем, выпускает первого члена семейства ispMACH 5000B: ispMACH 5256B, которая содержит 256 макроячеек и работает с напряжением питания 2.5В с 4.0 нс временем tPD (pin-to-pin logic delay) - на частоте 250 Мгц. Семейство будет включать чипы с 128, 256, 384, и 512 макроячейками. Количество контактов будет от 92 до 256. Каждый I/O контакт может быть сконфигурирован для поддержки высокоскоростного интерфейса к памяти, или интерфейсов общего назначения. Арпхитектура SuperWIDE эффективно поддерживает 64-битные приложения, в отличие от традиционных CPLD, использующих 36-битные входы в логические блоки. Проектирование чипов семейства ispMACH 5000B поддерживается средствами ispLEVER, интегрированными с продуктами для синтеза от Mentor Graphics и Synplicity. ispLEVER поддерживает ввод стандартного EDIF-листа. ispLEVER работает на PC и UNIX-рабочих станциях. Цена на ispMACH 5256B - $8 в больших партиях. Дополнительная информация : http://www.latticesemi.com =================================================================== 3 июня IBM Microelectronics поддерживает Synplify при проектировании своих ASIC =================================================================== Кроме IBM Microelectronics Synplify ASIC уже поддерживают следующие поставщики ASIC - AMI Semiconductor, Chip Express, Faraday, Fujitsu, Lightspeed Semiconductor и Oki Semiconductor. Дополнительная информация : http://www.synplicity.com =================================================================== 3 июня QThink выпускает мультимедиа SoC объемом 7.25 миллионов вентилей по технологии 0.13 мк =================================================================== SoC интегрирует собственные разработки и коммерческие IP компоненты (22 штуки плюс ядро ARM9). QThink разрабатывает высокопроизводительные чипы для ведущих полупроводниковых компаний - от спецификации джо GDSII. Это уже не первая успешная мульти-миллионо-вентильная разработка QThink. Дополнительная информация : http://www.qthink.com =================================================================== 3 июня Co-Design выпустила Systemsim 2.0, который поддерживает моделирование SUPERLOG и SystemVerilog, Verilog 2001 =================================================================== Systemsim 2.0 позволяет верифицировать проекты используя SystemVerilog Assertions, генерацию тестов случайным образом, объектно-ориентированное программирование. Systemex конвертирует SystemVerilog/Verilog2001 в Verilog95 RTL для обеспечения синтеза. Co-Design также улучшила CBlend - средство интеграции C/HDL в Systemsim 2.0. Теперь Verilog и SUPERLOG код, исполняющийся на Systemsim может быть инкапсулирован в C/C++/SystemC программы. Это можно использовать для высокопроизводительной симуляции процессора или использования C/C++ для моделирования блоков, тестов, привязки архитектуры к реализации. Systemsim 2.0 работает под ОС Sun Solaris и Linux. Цена на Systemsim 2.0 - от $18,400 в год в случае 3-летнего контракта. Дополнительная информация : http://www.co-design.com http://www.superlog.org =================================================================== 3 июня Cadence выпускает OpenAccess Database Source Code (версия 2) =================================================================== В феврале 2002 года Cadence выпустила OpenAccess v.2 API для членов OpenAccess Coalition. Теперь выпущены открытые исходники OpenAccess для членов коалиции. Предполагается открытие исходников для широкой общественности в декабре 2002 года. Релиз открытых API и исходников OpenAccess планируется на начало 2003 года. OpenAccess версии 1 поддерживала данные для чисто цифровых проектов и была разработкой для внутренних нужд Cadence. OpenAccess версии 2 поддерживает данные для любых цифровых и аналоговых проектов и призвана стать основой новых средств EDA. OpenAccess - это API и высокопроизводительная база данных для сложных цифровых, аналоговых и смешанных проектов. Ее архитектура разрабатывалалсь для простой интерации и быстрой разработки приложений на ее основе. Сегодня среды разработки включают собственные базы данных, с собственными несовместимыми форматами и синтаксисами. Интеграция таких средств приводит к потере времени и разработке дополнительных конверторов с тысячами строк кода. Дополнительная информация : http://www.OpenEDA.org http://www.cadence.com =================================================================== 3 июня ARM увеличивает свою роль в программе Simplex IP Partners =================================================================== Цель программы - построение, предварительная оценка и распространение точных энергетических моделей на уровне транзисторов для ведущих IP библиотек и компонент, при использовании в продукте VoltageStorm Soc фирмы Simplex. ARM использует VoltageStorm Soc для верификации своих процессоров. Программа Simplex IP Partners Program объявлена в июне 2001 года Сейчас ее членами являются ARM, NurLogic Design, Virage Logic и Virtual Silicon Technology. Дополнительная информация : http://www.simplex.com =================================================================== 3 июня Quickturn анонсирует IP Program для обеспечения высоко- производительной среды ко-верификации программного и аппаратного обеспечения SoC-проектов =================================================================== Эта программа - часть Cadence Design Chain Initiative, цель которой - налаживание более тестных связей между различными поставщиками EDA средств. Как часть этой инициативы Quickturn разработала новую IP-карту, которая способна взаимодействовать с новейшими корпусами с большим количеством контактов. Это позволяет взаимодействовать FPGA, DSP, встроенным процессорам и другим IP-компонентам с остальной частью проекта посредством IP chassis системы верификации Palladium. Каждый IP chassis может включать до 6 IP-карт и поддерживать до 3,512 I/O контактов. Эта возможность позволяет интеграцию пре-верифицированных, hard IP компонент в SoC-проект для ускорения верификации. ARM и TriMedia - первые участники программы, уже выпустили соответствующие преверифицированные IP-карты и ПО для отладки. Говорит Sunil M. Sanghavi (CEO, TriMedia Technologies): "Мы использовали Quickturn для верификации нашего VLIW процессора TM32A и периферийных устройств с нашей средой разработки ПО. Quickturn Video и PCI SpeedBridge позволили тестировать нашу разработку используя реальные аудио- и видео- сигналы." Говорит Mark Samuel (Philips Semiconductors): "Являясь пользователями TriMedia и Quickturn мы получили значительную выгоду эмулируя процессоры TriMedia в среде верификации от Quickturn. Мы смогли верифицировать наше программное и аппаратное обеспечение, исполняя диагностику, операционную систему, аудио и видео приложения, взаимодействующие с чипом ДО его изготовления. Когда чип появился, потребовались минимальные изменения в ПО для переноса его на чип, поскольку функциональные ошибки уже были исправлены в процессе эмуляции." Во второй половине 2002 года Quickturn будет поставлять Palladium IP Cards для IP-компонент ARM и Trimedia. Программное обеспечение будет поставляться фирмами ARM и TriMedia соответственно. Дополнительная информация : http://www.quickturn.com http://www.cadence.com =================================================================== 3 июня Quickturn анонсировала новые конфигурации Palladium и ПО, поддерживающие разработку проектов размером от 2 до 128 миллионов ASIC-вентилей =================================================================== Поддерживаются также до 64 Гбайт ОП и более 8,000 физических I/O контактов для взаимодействия с целевой системой. Ключем к повышенной производительности Palladium является новый высокоскоростной канал между рабочей станцией и Palladium. Улучшения ПО включают более тесную интеграцию с Cadence NC-Sim, Cadence TestBuilder и Verisity Specman Elite. Также новинкой является и стандартизованная карта для IP-компонент, которая связывает физически IP-компоненты с IP-chassis от Palladium для обеспечения аппаратной акселерации и внутрисхемной эмуляции. Уже имеются IP-карты с IP-компонентами от ARM и TriMedia Technologies, которые позволяют совместную верификацию и тестирование соответствующих программно-аппаратных систем. Новые конфигурации Palladium доступны как для покупки, так и для удаленного использования в рамках программы QuickCycles EXtended Access. Говорит Mike Knudsen (QLogic Network Storage Group): "В последние 72 часа мы выполнили 195 регрессионных тестов - всего 2.59 миллиардов циклов. В нашей предыдущей методологии это могло занять многие месяцы. Нам настолько понравилась работа с Palladium, что в декабре 2001 года мы ее купили." Говорит Rafael Gutierrez (S3): "Palladium позволяет нам верифицировать и отлаживать наши BIOS и драйверы, исполняя 2D/3D WinBench, Speedy и 3D игры." Цена на аренду Palladium - от $15,000 до $18,000 за месяц. Дополнительная информация : http://www.quickturn.com http://www.cadence.com =================================================================== 3 июня Infenion использовала 64-битный процессор MIPS64 5Kc при разработке своего коммуникационного процессора EasyPort =================================================================== Говорит Christian Wolff (Infenion): "Мы приняли стратегическое решение использовать 64-битные процессоры вместо 32-битных при построении платформ для Интернет- сервис провайдеров. Такие платформы готовы к 64-битным сетевым протоколам и 128-битным IP-адресам, определенным в IPv6 - Интеренет " протоколе следующего поколения." Дополнительная информация : http://www.mips.com =================================================================== 4 июня Globetech Solutions присоединяется к Verisity Verification Alliance Program =================================================================== Эта программа был объявлена, чтобы связать Verisity с ведущими сервисными консультирующими и проектирующими фирмами и эффективно обеспечивать пользователям средства верификации базирующиеся на Verisity Specman Elite. Globetech, кроме того, разработала серию eVC компонент, которые конфигурируемы и повторно-используемы. Дополнительная информация : http://www.globetechsolutions.com http://www.verisity.com =================================================================== 4 июня 0-In продемонстрирует на DAC Assertion-Based Verification =================================================================== Методология ABV (Assertion-Based Verification) позволяет: - сократить время выхода на рынок - гарантировать полную верификацию - увеличить надежность выпуска корректного чипа - находить ошибки, пропущенные во время симуляции. Методология ABV предлагает разработчикам зафиксировать корректное поведение проекта в форме assertions и проверять эти assertions используя симуляцию и формальную верификацию на всех уровнях абстракции от блоков до системного уровня. Поскольку до 70% усилий разработчики тратят на верификацию, традиционной симуляции оказывается недостаточно. Библиотека чекеров 0-In вкключает верификационные мониторы для Infiniband, AGP, AMBA, PCI, PCI-X POS-PHY, UTOPIA, CSIX, SPI-4, HyperTransport, SDRAM, SRAM, DDR SDRAM. Обеспечена интероперабельность с Axis Systems Xtreme и Bridges2Silicon платой протипирования на базе FPGA. 0-In основана в 1996 году. Дополнительная информация : http://www.0-in.com =================================================================== 4 июня CoWare лидирует в поддержке SystemC =================================================================== CoWare объявила язык SystemC около 3 лет назад. CoWare N2C успешно используется такими фирмами как Matsushita, Sony, STMicroelectronics и др. для совместной верификации программного и аппаратного обеспечения. CoWare N2C для ARM AMBA обеспечивает производительность до 100 КГц. CoWare N2C может быть использован для верификации продукта на базе ARM Wireless PrimeXsys Platform, включающего МП ARM926, периферийные устройства из ARM PrimeCell, шину AHB. CoWare N2C Design это семейство продуктов для совместной разработки ПО/АО, полностью поддерживает SystemC 2.0., включая библиотеку взаимодействия "master-slave". CoWare N2C Design состоит из: CoWare N2C Advanced System Designer, CoWare N2C System Designer, CoWare N2C HDL Import. Семейство CoWare N2C поддерживатся пакетом моделей процессоров и шин. Дополнительная информация : http://www.CoWare.com =================================================================== 5 июня Sun Microsistems купила систему верификации Xtreme фирмы Axis Systems =================================================================== Sun намерена использовать Xtreme при разработке своих микро- процессоров следующих поколений. Xtreme обеспечивает аппаратную акселерацию, интегрированную с отладкой. Это дополнит технологии Sun, использующие компьютерные фермы при симуляции процессоров. Особенно понравились разработчикам из Sun такие свойства Xtreme как "VCD-on-Demand" и "hot swapping". VCD-on-Demand сохраняет исмторию симуляции для всего проекта, исключая потребность в пересимуляции в случае обнаружения ошибок. Hot swapping - переключение от программной симуляции к аппаратной акселерации и эмуляции - дает разработчикам гибкость отладки своих проектов в известной программной среде отладки используя преимущества акселерации и эмуляции. Дополнительная информация : http://www.axiscorp.com =================================================================== 5 июня Agere System выбрала QuickUse IP Repository от Mentor Graphics =================================================================== QuickUse Repository обеспечивает систему управления данными проекта, основанную на WEB-технологиях, поддерживая распространение и повторное использование IP компонент внутри предприятия. Agere Systems - второй в мире провайдер ASIC - намерена использовать QuickUse Repository как IP инфраструктуру для своих глобально расположенных проектирующих команд. QuickUse Repository использует трех-звенную архитектуру с базой данных от Oracle для гибкого управления данными любого типа. Данные из репозитория доступны тремя способами: - через Web броузер для для быстрого посика, сравнения и получения IP компонент - через основанный на JAVA GUI клиент, который обеспечивает простое админимстрирование и поддержку - через строку командного интерфейса для простого доступа через скрипты или из других EDA инструментов. QuickUse Repository включает уникальные средства анализа соответствия IP-компонент стандартам VSIA и OpenMORE, а также пользовательским стандартам, которые могут быть введены в систему. QuickUse Repository представляет пользователям полнофункциональный API, обеспечивающий пользователям возможность самостоятельно расширять функциональность системы. Цена QuickUse Repository - от $450,000 для сервера на 25 пользователей. QuickUse Development System (QDS) - это программная среда, которая служит основой QuickUse Repository. Дополнительная информация : http://www.mentor.com/consulting =================================================================== 6 июня Tera выпускает Teraform RTL Design Consultant для повышения качества HDL кода =================================================================== Используя Teraform RDC разработчики могут обнаружить и исправить ошибки в HDL коде до погружения его в ASIC. Речь идет об ошибках приводящих к неверной физической реализации и нарушению временнЫх спецификаций. Цена Teraform RDC - от $25,000. Дополнительная информация : http://www.terasystems.com =================================================================== 7 июня e*ECAD и Source III анонсировали партнерство =================================================================== Source III основана в 1980 году как проектная сервисная служба для пользователей. В 1986 году Source III начала продавать средства EDA разработки, первоначально созданные для внутренних нужд. Все средства от Source III могут быть куплены теперь у e*ECAD. VTRAN - мощный инструмент анализа тестов - позволяет читать состояние и временную информацию из результатов симуляции или ATPG файлов, выполнять различные виды обработки, поддерживаются форматы данных от 30 популярных логических симуляторов и ATE платформ. VGEN - язык генерации стимулов (входных воздействий), который поддерживает множество симуляторов и обеспечивает интерфейс с языками программирования высокого уровня для генерации тестов. VCAP - средства анализа и сравнения результатов симуляции, представленных в различных форматах. Все средства поддерживают платформы Sun Solaris, HPUX, IBM AIX и Linux и распространяются на суловиях месячной, годовой или постоянной лицензии. Дополнительная информация : http://www.eecad.com =================================================================== 10 июня HP и Cadence объединяют усилия для переноса EDA на Linux =================================================================== Они хотят экономить деньги пользователей за счет бесплатной ОС (Red Hat Linux). Кроме того, данная ОС обеспечивает использование для EDA мультипроцессорных систем с высокой производительностью и большим объемом ОП. Формально альянс Cadence-HP начался в июле 2000 года. Семейство процессоров Intel Itanium разрабатывается совместно HP и Intel, первый экземпляр семейства выпущен в прошлом году. Дополнительная информация : http://www.hp.com/linux =================================================================== 10 июня Altera и Mentor Graphics упрощают миграцию с ASIC на FPGA =================================================================== Altera Quartusо II и Mentor Graphics Precision Synthesis отныне поддерживают формат SDC (Synopsys Design Constraint), который широко распространен при проектировании ASIC. Quartus II поддерживает проектирование муьтимиллионо-вентильных устройств, обеспечивая процессы разработки аппаратного и программного обеспечения, включая C/C++ компиляторы и отладчики интегированные в Altera Excalibur. Quartus II поддерживает следующие ОС: Windows 2000/NT/98, Sun Solaris, HP-UX, Red Hat Linux 7.1. Дополнительная информация : http://www.altera.com/quartus2 http://www.mentor.com/synthesis/precision =================================================================== 10 июня Altera и Synplicity вводят новый открытый стандарт интерфейса для физического синтеза FPGA =================================================================== Новый стандарт получил название PSDF (Physical Synthesis Design Format). PSDF увеличивает интероперабельность между средствами физического синтеза, размещения и трассировки. Altera и Synplicity сделали этот формат открытым. Следующая версия Altera Quartus II будет выводить результат логического синтеза в формате PSDF. А Synplicity Amplify Physical Optimizer 3.1 поддержит на входе PSDF. Дополнительная информация : http://www.altera.com http://www.synplicity.com =================================================================== 10 июня Synplicity Synplify ASIC помог выполнить SoC проект фирме Canon =================================================================== Проект - ASIC для обработки изображений, объемом 2 миллиона вентилей, выполнен по технологии 0.18 мк. Synplify ASIC выпущена в июне 2001 года - работает в 15 раз быстрее, чем традиционные средства синтеза, поддерживает чипы основных производителей ASIC, включая AMI Semiconductor, Chip Express, Faraday, Fujitsu, IBM Microelectronics, Lightspeed Semiconductor и Oki Semiconductor. Цена Synplify ASIC - $115,000 за постоянную лицензию и $69,000 - за годичную лицензию. Дополнительная информация : http://www.synplicity.com =================================================================== 10 июня Magis Networks лицензировала процессорное ядро от ARM =================================================================== Magics Networks разрабатывает чипсеты для беспроводной передачи высококачественного видео, аудио и данных по TCP/IP. Эти чипсеты применяются в телевизорах, виидео-записывающих устройствах, игровых приставках и т.д., работающих на частоте до 5 ГГц. =================================================================== 10 июня Philips, ARM и Adelante Technologies объединяют усилия в создании общей SoC платформы для мобильных приложений распространения информации =================================================================== Интегрируются ноу-хау CoReUse и MoReUse от Philips, RISC-процессоры от ARM и открытые интегрированные средства цифровой обработки сигналов от Adelante. Первая цель - автомобильные "infotainment" приложения. Система будет основываться на Philips Nexperia Mobile, ARM PrimeXSys и Adelante Galaxic DSP технологиях. Последняя включает открытые DSP ядра, спецпроцессоры и средства разработки Atmoshere - с поддержкой С. Adelante была основана в июне 2001 года слиянием DSP подразделения Philips Semiconductors и Frontier Design. Дополнительная информация : http://www.adelantetech.com http://www.semiconductors.philips.com http://www.arm.com =================================================================== 10 июня Actel развивает Designer FPGA =================================================================== Новый релиз содержит две главные новые возможности: SmartPower - надежное средство анализа энергии Netlist Viewer - утилита, позволяющая инженерам увидеть нет-лист как иерархическую систему. Кроме того существенно (до 50%) повышена производительность временного анализа. Версия Gold позволяет выполнять проекты до 50,000 вентилей. (до 1-го июля бесплатно раздавалась на сайте Actel). Версия Platinum не имеет ограничений (цена - от $995). Дополнительная информация : http://www.actel.com =================================================================== 10 июня Кодер JPEG2000 от CAST обеспечивает быстрое и гибкое сжатие образов =================================================================== IP ядро JPEG2K_E пополнило семейство gpIP разрабатываемое фирмой CAST. JPEG2K_E обеспечивает обработку 10 миллионов сэмплов в секунду при сжатии без потерь и 40 миллионов сэмплов в секунду при сжатии с потерями (в 100 Мгц FPGA). Это позволяет кодирование 5 мегапиксельного образа за полсекунды, или обработку стандартного TV (720 на 480 пикселов) со скоростью 30 кадров в секунду. Ядро JPEG2K_E обладает возможностью конфигурации и программируемостью, обеспечивая возможность выбора компромисса разработчиками приложения между скоростью обработки, потреблением энергии, размерами. Выпуск декодера и кодека JPEG 2000 планируются на конец этого года. Различные системные функции уже доступны - такие как Discrete Wavelet Transform, Discrete Cosine Transform, Huffman Encoder. По сравнению с популярным сейчас JPEG, JPEG 2000 обеспечивает более высокое сжатие, лучшее качество, устойчивость к ошибкам при передаче. Хорошая реализация алгорртима DWT (Discrete Wavelet Transform) критична к эффективности сжатия образов. JPEG2K_E обеспечивает оба фильтра 5/3 и 9/7, поддерживая высокое качество сжатия с потерями и без потерь. Образы обычно разбиваются на блоки для обработки. JPEG2K_E поддерживает относительно большие блоки - (256 x 256 пикселей) с глубиной 14 пикселов. Ввод может осуществляться в форматах RGB, YCrCb, YUV, CMYK и др. Объем требуемой ОП в ядре JPEG2K_E - от 43 до 80 Кбайт. Ядро JPEG2K_E разработана партнером CAST - Alma Technologies S.A. (www.alma-tech.com). Alma базируется в Греции, создана несколькими Ph.D. инженерами. Дополнительная информация : http://www.alma-tech.com http://www.cast-inc.com http://www.jpeg.org =================================================================== 10 июня Domosys (Quebec) анонсирует свой U-Chip, базирующийся на IP Whirl 8051 от Dolphin Integration =================================================================== Вместе с DSP расширениями, работая на частоте 30 Мгц, этот DSP чип исполняет прикладной код управления стеком сетевого протокола в 25 раз быстрее, чем стандартный 80C51, работающий на частоте 12 МГЦ. DSP-расширения включают 15 новых 16-битных инструкций. Цена U-Chip - $8 в партиях от 10k штук. Domosys основана в 1994 году. Дополнительная информация : http://www.domosys.com/products/chips/ =================================================================== 10 июня VN-Cover Emulator фирмы TransEDA теперь доступен для системы верификации Quickturn Palladium =================================================================== VN-Cover Emulator - средство анализа покрытия проекта тестами, использующее систему верификации, обеспечивающую ускоренную симуляцию и эмуляцию. Цена VN-Cover Emulator для Quickturn Palladium, CoBALT, CoBALT Plus - от $50,000 за годичную лицензию. Дополнительная информация : http://www.transeda.com =================================================================== 10 июня Philips получила EDA Consortium 2002 Design Achievement Award =================================================================== За мультимедийный чип pnx8500, построенный на платформе Nexperia. Этот чип получает, расшифровывает, декодирует и отображает мультимедийные потоки в различных форматах. Проект примерно эквивалентен 8 миллионам вентилей, работает на частоте 200 Мгц, имеет несколько CPU (MIPS и TriMedia) и других функциональных устройств. EDA Consortium Award основана в 1998 году, ее ко-спонсоры EE Times и IEEE Circuits and Systems Society. Средства разработки для EDA создают около 20,000 человек, а пользуются ими и их сервисами - более 500,000. EDA Consortium основан в 1989 году. Дополнительная информация : http://www.edac.org =================================================================== 10 июня Adelante Technologies лицензировала у Mentor Graphics XRAY Debugger для мультипроцессорных систем =================================================================== - Для отладки SoC, которые включают высокопроизводительные DSP-ядра, спецпроцессоры и RISC-процессоры. XRAY Debugger будет поставляться как часть IDE Atmosphere. Сильно-оптимизированные DSP-проекты часто используют множество ядер с нестандартным размером слова (13 бит, 27 бит и т.д.) для получения нужной точности при минимальном использовании силикона. XRAY разработан специально для того, чтобы обрабатывать любую ширину слова. Другое достоинство XRAY заключается в том, что он позволяет разработчикам встроенных SoC систем быстро построить приложение оптимизированое под любой из Adelante DSP процессоров. XRAY также поддерживает язык программирования DSP-C. Наконец, XRAY поддерживает отладку программного обеспечения для мультипроцессорных систем. Platform Express от Mentor включила поддержку Adelante DSP процессоров. Platform Express - это открытая среда совместной разработки и верификации программного и аппаратного обеспечения. Platform Express генерирует пользовательскую среду для верификации интерфейсов процессора с окружением. Дополнительная информация : http://www.adelantetech.com =================================================================== 10 июня SynTest выпускает TurboDebug для отладки BIST-памяти в SoC =================================================================== ПО TurboDebug исполняется на PC, который имеет PCI слот и работает под ОС Linux. Все коммуникации между PC тестируемым чипом осуществляются по JTAG интерфейсу. Для этого интерфейсная плата вставляется в PC, и она же соединяется с тестируемой платой через 9-битный или 25-битный DB-коннектор к пинам обеспечивающим граничное сканирование (TDO, TDI, TCK, TMS, TRST) на пользовательской плате. TurboDebug-SOC/Memory сейчас находится на стадии beta-тестирования. Начало продаж ожидается к концу 2002 года. Цена - от $50,000. Дополнительная информация : http://www.syntest.com =================================================================== 10 июня IDT выбирает PCI-X eVC от eInfochips =================================================================== IDT (Integrated Device Technology) разрабатывает специальные устройства для сетевой обработки. PCI-X eVC - это набор поведенческих моделей и тестов, написанных на языке e, тестирующих проект на соответствие стандарту PCI-X. Имеются модели PCI-X для master и target устройств, а также PCI-X арбитра, контроля за доступом к шине, мониторы протокола и соблюдения временных соотношений, контролируется покрытие проекта тестированием. Имеется полный комплект тестовых сценариев на соответствие сепцификациям PCI-X и PCI 2.2. Дополнительная информация : http://www.idt.com http://www.einfochips.com http://www.verisity.com/products/evc.html https://www.verificationvault.com =================================================================== 11 июня Mentor Graphics одобряет SystemVerilog от Accellera =================================================================== Mentor Graphics планирует к началу 2003 года включить поддержку SystemVerilog в свои продукты ModelSim, SeamLess, HDL Designer Series, Precision Synthesis и эмуляторы. Дополнительная информация : http://www.mentor.com =================================================================== 11 июня Seagate сотрудничает с ARM в разработке устройств управления жесткими дисками =================================================================== Seagate выпустила Cheetah 15K.3 и Cheetah 10K.6 на базе процессоров ARM966E-S. Seagate использовала технологии ARM Embedded Trace Macrocell и Real-Time Trace, а также ПО ARM Developer Suite и АО ARM Multi-ICE и MultiTrace, составляющие вместе комплект RealView. Дополнительная информация : http://www.arm.com http://specials.seagate.com/cheetah =================================================================== 12 июня Toshiba Semiconductor и TAEC лицензировали DVR технологию фирмы TiVo для включения в свои чипы следующих поколений =================================================================== TAEC - Toshiba America Electronic Components. DVR (digital video recorder) технология включает IP компоненту Media ASIC и HPK (hardware porting kit) который обеспечивает стандартный уровень программной разработки DVR сервисов на различных платформах и ОС. Такой подход позволяет производителям DVR устройств варьировать свои продукты с имнимальными затратами. TiVo основана в 1997 году. Дополнительная информация : http://www.tivo.com =================================================================== 12 июня Xilinx и Xebeo Communications сотрудничают =================================================================== Xebeo Communications выбрала Xilinxо Virtex-II Platform FPGA для создания новой платформы переключения пакетов Xebeo MetroBridge. Предполаемая производительность - от 40 Гбит/сек до 4 Терабит/сек. Xebeo Communications была основана в 2000 году. Дополнительная информация : http://www.xebeo.com http://www.xilinx.com/metro =================================================================== 13 июня Mentor Graphics и FS2 (First Silicon Solutions) анонсируют IDE для разработки мультипроцессорных систем на базе MIPS 4KE =================================================================== Новая фирма Silverback Systems выбирает эти средства для разработки спецпроцессоров сетевой памяти. Новые SoC системы часто включают несколько процессоров. Синхронизация управления и обеспечение отладки и визуализации параллельно исполняющихся программных потоков представляет значительные проблемы для разработчиков системного и прикладного ПО. Новая IDE интегрирует XRAY Debugger от Mentor Graphics с System Analyzer от FS2. Используя FS2 OCI (On-Chip Instrumentation) они интегрируеют мощные встроенные средства отладки, разработанные совместно FS2 и MIPS Technologies для процессоров MIPS32 4KE. Эти средства позволяют синхронизировать задачи управления и отладки для любого количества CPU в проекте, не требуя дополнительной логики или программного обеспечения, обеспечивая пользователя единым графическим интерфейсом и работой в реальном времени. Основные достоинства новой IDE: - синхронизированные, в реальном времени, старт и останов всех процессоров, отдельных процессоров или любого подмножества процессоров в проекте - простое управление множеством CPU - единый графический интерфейс и единая сессия отладки для всех функций пользователя (другие средства требуют множества сессий отладки и сложной конфигурации для поддержки мультипроцессорных систем) - сохранение трассы исполненных инструкций в реальном времени, загрузка/сохранение адресов и данных для всех процессоров - симуляция на уровне системы инструкций для ускорения тестирования и разработки прикладного программного обеспечения до появления целевой аппаратной платформы - поддержка случайной инициализации RAM памяти с минимальной задержкой - поддержка MIPS сопроцесора COP2 - среда отладки Seamless, поддерживающая совместную разработку и отладку программного и аппаратного обеспечения - поддержка GNU C/C++ компиляторов для MIPS процессоров First Silicon Solutions разрабатывает и поставляет IP-компоненты и програмные средства для тестирования и отладки программного и аппаратного обеспечения SoC. Дополнительная информация : http://www.fs2.com http://www.mentor.com =================================================================== 17 июня Mentor Graphics адаптирует XRAY Debugger к мультипроцессору Xtensa IV фирмы Tensilica =================================================================== Для процессоров Xtensa любой конфигурации обеспечивается отладка при симуляции ПО, совместной верификации программного и аппаратного обеспечения, отладке на чипе (через JTAG интерфейс). XRAY Debugger обеспечивает управление сессией отладки посредством С-подобного макроязыка, с встроенным редактором макрокоманд. XRAY Debugger поддерживает компиляторы Xtensa XCC и GNU GCC. XRAY Debugger для процессоров Xtensa доступен для платформ Sun Solaris и Microsoft Windows NT/2000 по цене от $6,000 за одно рабочее место. Tensilica основана в 1997. разрабатывает семейство конфигурируемых пользователем процессоров XTensa, включает около 140 инженеров в Santa Clara, California; Burlington, Massachusetts; Princeton, NJ; Austin, Texas; Raleigh, NC; Oxford, U.K.; Stockholm, Sweden; Taipei, Taiwan, R.O.C.; Yokohama, Japan. Дополнительная информация : http://www.tensilica.com http://www.mentor.com =================================================================== 18 июня ARM расширяет семейство PrimeXsys вводя Dual Core Platform для сетевых приложений =================================================================== Dual Core Platform включает средства отладки мультипроцессорных систем в реальном времени. Дополнительная информация : http://www.arm.com =================================================================== 19 июня Mentor Graphics объявляет FPGA Partner Program чтобы обеспечить FPGA Advantage сертифицированным проектирующим фирмам =================================================================== Поскольку сложность FPGA растет, то крепнет тенденция отдавать разработку проектов под заказ проектирующим фирмам. Одна из таких фирм, North Shore Circuit Design, базируется в Austin, Texas, основана в 1991 году, включает 20 квалифицированных разработчиков - стала первым членом программы FPGA Partner. За маленькую ежегодную плату партнеры получают доступ ко всем средствам разработки (получается со значительной скидкой). Дополнительная информация : http://www.mentor.com/consulting/fpga_partners =================================================================== 21 июня ADI Engineering анонсирует Quinque - универсальный Compact PCI CPU модуль на базе микроархитектуры Intel XScale =================================================================== Достоинства Quinque : - конфигурируемые режимы big-endian и little-endian - два Ethernet-порта - два 64-битных 66 МГц слота расширения PMC - интерфейс Compact PCI Quingue хорошо подходит для широкого ряда приложений с производительной обработкой данных/сетевой обработки с минимальным потреблением энергии и быстрыми сроками разработки. Quingue эффективен при взаимодействии с сетевыми процессорами Intel IXP425, IXP2400, IXP2800. Инструментальная поддержка Quingue включает TimeSys Linux SDK и VxWorks от WindRiver Systems, ARM RealView Developer Kit, Arriba! IDE от Viosoft, JTAG-эмулятор MAJIC-MX от Embedded Performance. Цены на Quinque - от $995 в больших количествах. ADI Engineering Inc. основана в 1990 году, поставляет платформы и разрабатывает проекты на базе микроархитектуры Intel XScale и архитектуры Intel IXA. ADI Engineering - авторизованный партнер иакх фирм как Intel, Xilinx, Texas Instruments, Motorola. Дополнительная информация : http://www.adiengineering.com =================================================================== 24 июня Esterel Technologies разрабатывает высокоуровневую методологию верификации для STMicroelectronics =================================================================== Использование Esterel Studio 4.0 ускоряет функциональную верификацию интеграции блоков проекта с CPU, поскольку блоки описываются на уровне сервисов (чтения/записи), а не на уровне сигналов. STMicroelectronics генерировала 1200 тестов за неделю с помощью Esterel Studio 4.0 - вручную за тот же период можно сделать не более 10 тестов. Esterel Studio 4.0 автоматически генерирует набор тестов на C/C++. Имеется также интерфейсы с ModelSim и CoWare N2C. Дополнительная информация : http://www.esterel-technologies.com =================================================================== 24 июня Среда проектирования Libero от Actel включает средства от Synplicity, SynaptiCAD и Actel =================================================================== SynaptiCAD обеспечивает генерацию тестов, Synplicity - синтез, Actel - размещение и трассировку для своих FPGA. SynaptiCAD WaveFormer Lite 8.3 - это графическое средство ввода для описания стимулов, с последующей генерацией VHDL/Verilog тестов. Libero 2.2 обеспечивает инкреметальный анализ временных соотношений, поскольку Synplicity Synplify учитывает временные характеристики уточненные при размещении и трассировке. В Libero 2.2. включен также Actel Designer R1-2002 и Innoveda ViewDraw для поддержки ввода/модификации проектов, ModelSim от Mentor - для симуляции. Обновлен Actel Silicon Explorer II, который обеспечивает верификацию и логический анализ FPGA устройств в реальном времени в системных условиях. В Libero поддерживаетя on-line помощь в HTML-формате. Существуют 3 версии Libero 2.2 : Platinum, Gold и Silver. Platinum - с неограниченными возможностями и ценой $2,495. Gold - для проектов до 50,000 вентилей с ценой $995. Silver - бесплатная, через Actel WEB-site в течение года. Evaluation - бесплатная, через Actel WEB-site в течение 45 дней. Дополнительная информация : http://www.actel.com =================================================================== 24 июня IBM и Xilinx сотрудничают =================================================================== IBM лицензировала у Xilinx технологию FPGA для использования в своей ASIC Cu-08, которая будет разрабатываться с норморазмерами 90 нм. Цель - создать гибридный чип, объединяющий достоинства FPGA и ASIC, а именно гибкость FPGA с высокой плотностью, производительностью и низкой стоимостью ASIC. Предполагется, что Cu-08 будет содержать до 72 миллионов вентилей. Первые практические результаты ожидаются в начале 2004 года. Дополнительная информация : http://www.xilinx.com http://www.ibm.com/chips =================================================================== 24 июня SandCraft расширяет семейство MIPS64 микропроцессоров SR71000 =================================================================== SR71040A работает на частоте 600 Мгц при цене $50 за штуку в партиях от 10000 штук. Шина Sysad работает на частоте 133 Мгц и обеспечивает производительность обмена информацией процессор/память - до 1 Гбайта в секунду. SR71040A выполняет до 6 инструкций за такт, использует 9-стадийный конвейер, с изменением порядка исполнения инструкций, обеспечивает динамическое предсказание ветвлений с точностью 97%. Имеется встроенная память - по 16 кбт кешей первого уровня для инструкций и данных и 128 Кбт общего кеша второго уровня. SR71040A поддержан полным набором средств разработки от сторонних производителей, включая оптимизирующмий С компилятор, линкер, загрузчик и библиотеки от RedHat, RTOS VxWorks от WindRiver и Embedded Linux от Red Hat. SandCraft основана в июне 1996 года, разрабатывает процессоры на базе системы инструкций MIPS. Эти процессоры применяются в свичах и роутерах для сетевой обработки, а также в лазерных принтерах для обработки графики. Дополнительная информация : http://www.sandcraft.com =================================================================== 25 июня Applied Microsystems выпустила CodeTEST для Embedded Linux =================================================================== CodeTEST обеспечиваеет аппаратную трассировку ядра и кода драйверов, что может служить основой для отчетов о профилировании и анализа покрытия кода. По экспертным оценкам до 40% срывов графиков разработки происходит по причине ошибок в программах. MontaVista Linux Professional Edition 2.1 - одна из самых распространненых Embedded Linux систем. Дополнительная информация : http://www.mvista.com/pro/index.html =================================================================== 26 июня Teradyne, Cadence и Xilinx объединяют усилия =================================================================== Новая мультигигабитная инфраструктура для разработки FPGA базируется на интеграции технологий Teradyne VHDM-HSD, Xilinx Virtex-II Pro и Cadence SPECCTRAQuest. Дополнительная информация : http://www.xilinx.com =================================================================== 26 июня Accelerated Technology использует E-SIM от Innoveda для симуляции и тестирования =================================================================== Accelerated Technology - это подразделение встроенных систем фирмы Mentor Graphics. E-SIM - это исполнительная платформа на хост-колмпьютере для разработки и тестирования программного обеспечения встроенных систем. Используя модели, E-SIM позволяет разработку ПО в отстутствие аппаратных прототипов. E-SIM также имеет мощные средства регрессионного тестирования: средства записи/воспроизведения, файлы входных стимулов, командный язык скриптов. Все это позволяет построить автоматическое тестирование и выполнять регрессионное тестирование встроенного ПО для того, чтобы отслеживать нежелательные сторонние эффекты от изменений ПО во время разработки и сопровождения. Для разработки ПО можно использовать Visual C/C++ IDE и отладчик. E-SIM доступен для ОС Win32, Sun Solaris, HP-UX и Linux. Innoveda работала над E-SIM 7 лет. E-SIM продается через Accelerated Technology по цене от $12,500. Дополнительная информация : http://www.acceleratedtechnology.com http://www.mentor.com =================================================================== 26 июня Accelerated Technology обеспечивает поддержку micro-ITRON для Blackfin DSP от Analog Devices =================================================================== Более 50% разработчиков встроенного ПО в Японии используют спецификации micro-ITRON. Для поддержки спецификаций micro-ITRON, Accelerated Technology портировала свое ядро RTOS Nucleus PLUS к стандарту micro-ITRON, назвав результирующий продут Nucleus uiPLUS. В качестве целевого процессора использован Blackfin DSP от Analog Devices. Спецификации ITRON стали важным международным стандартом для RTOS. Продаваясь вместе с исходными текстами, Nucleus uiPLUS имеет цену от $2,995, а Nucleus PLUS - от $12,495. Дополнительная информация : http://www.acceleratedtechnology.com http://www.mentor.com =================================================================== 27 июня Микропроцессор DragonBall MX1 фирмы Motorola первым будет сертифицирован для новой Palm OS 5 =================================================================== DragonBall базируется на системе команд ARM920T. Palm OS 5 является основой нового класса наручных устройств с улучшенными производительностью, секретностью данных, сетевой и беспроводной обработкой мультимедиа. Семейство Dragonball поддерживается средствами разработки от Metrowerks. Дополнительная информация : http://www.motorola.com/semiconductors =================================================================== 28 июня Get2Chip объявляет университетскую программу =================================================================== Get2Chip предлагает учебным заведениям свои средства синтеза G2C-RTL Compiler и G2C-Architectural Compiler как часть этой программы. Университет Калифорнии в Беркли и Индийский институт технологии в Мадрасе - уже члены этой программы. Они должны предложить graduate и post-graduate студентам курсы по ASIC проектированию и/или исследовательские проекты по разработке систем с использованием логическогго синтеза с различных уровней абстракции. Взамен они получают скидки на продукты Get2Chip и техническую поддержку. Чтобы узнать больше о программе G2C University Connections контактируйте с Taher Abbasi (taher@get2chip.com). Дополнительная информация : http://www.get2chip.com