Новости SOC от Dacafe (http://www.dacafe.com), Май 2002 года =================================================================== 1 мая Cadence поддерживает стандарт Accellera: Sugar 2.0 - язык спецификации свойств для обеспечения "assertion-based" симуляции 1 мая Novas Software выпустила новую версию - Debussy 5.2 1 мая ARM анонсирует микроархитектуру следующего поколения - ARM11 1 мая MIPS Technologies выпустила новое 32-битное синтезируемое CPU-ядро MIPS32 M4K для использования в мультипроцессорных SoC-системах 1 мая Новый сетевой процессор C-3e NP фирмы Motorola 1 мая Подсистема мультипортовой памяти от Virage Logic 1 мая Motorola выпустила 6 высокопроизводительных 32-битных микроконтроллеров для авионики, промышлености и роботехники семейства MPC56x (x=1-6). 1 мая Доклады Accelera на Virtual Dacafe 1 мая Tality выпустил IP компоненты для 802.11 1 мая Accelerated Technology продает Code|lab Developer Suite для RISC процессоров SuperH фирмы Hitachi 1 мая ARM выпускает ядро ARM1026EJ-S 1 мая Fulcrum Microsystems лицензирует 32-битную архитектуру от MIPS Technologies для разработки асинхронного процессора 1 мая iRoC выпускает ROBAN интерфейс для ModelSim 1 мая Результат тестирования ядра ARM1020E доступен на сайте EEMBC 1 мая Mentor Graphics и TransEDA - партнеры 1 мая Accelerated Technology присоединилась к Symbian Platinum Partner Program 1 мая LSI Logic первая лицензировала ядро ARM1026EJ-S 1 мая Xilinx претендует на лидерство в процессорах для FPGA 2 мая LSI Logic первой выпустила CPU 333 Мгц MIPS64 5kf по Gflx технологии 0.11 мк 2 мая Новый Evaluation Kit для Xilinx Spartan-IIE FPGA 2 мая Aldec выпускает Desktop Master 5 мая Aldec увеличивает емкость аппаратной акселерации Riviera IPT до 12 миллионов вентилей 6 мая Europe Technologies выбрала язык верификации e и среду верификации Specman Elite фирмы Verisity 6 мая Synplicity заключила соглашение с Flextronics 7 мая Broadcom лицензировала ARM7TDMI-S и ARM926EJ-S 7 мая PTSC разработала интерфейс сопроцессора IGNITE для пользователей процессоров и периферийных устройств от ARM 7 мая Fast-Chip анонсирует следующее поколение пакетных процессоров PolicyEdge 8 мая Xcite фирмы Axis Systems сократил сроки разработки нового мультимедийного процессора фирмы WIS Technologies 8 мая ARM и LynuxWorks создают платформу для разработки Linux- приложений 8 мая Samsung и Toshiba производят специальную для DRAM для высококоскоростных сетевых приложений 8 мая Simucad сотрудничает с e*ECAD 8 мая Solidify от Averant внедряется на 27 компаниях сразу 13 мая Mentor Graphics выпускает 5-ое поколение эмуляторов VStation-30M 13 мая Synplicity детализирует новую методологию MultiPoint для проектирования SOC 13 мая ARM и Lineo анонсируют Embedix OS для PrimeXsys Wireless Platform 13 мая Lattice анонсирует CPLD ispMACH 4000V 13 мая Verisity анонсирует Specman Elite Version 4 13 мая Новый LINUX-акселератор ускоряет HDL симуляторы 13 мая Active-HDL от Aldec теперь доступен с платой протипирования 14 мая LSI Logic первой продемонстрировала контроллер Ultra320 SCSI на одном чипе с производительностью 100,000+ операций ввода- вывода в секунду 14 мая Xilinx и Nallatech вводят XtremeDSP Development Kit (XDK) 15 мая MIPS Technologies и CoWare разрабатывают средства системного проектирования высокопроизводительных SoC 15 мая Accelerated Technology продает Code|lab Developer Suite для процессоров ARM 15 мая TASKING от Altium первым полностью поддерживает TriCore 2 16 мая Advantest и Mentor Graphics интегрируют свои продукты Advantest T6000 (для тестирования SoC систем) и Mentor FastScan ATPG (для автоматической генерации тестов). 16 мая Открытое письмо от Lavi Lev, Cadence Design Systems, Inc. 20 мая На 39-ой DAC (2002) 37 фирм выставляются первый раз 20 мая Alatek анонсирует COMULATOR N2.1 - новый сетевой эмулятор 20 мая Techsan лицензировал IP-платформу фирмы Tality 20 мая Tality выпускает IP- компоненту Free-to-Air DTV 20 мая PortalPlayer лицензировала ARM7TDMI для разработки цифровых аудио-устройств 20 мая TI выпускает первый DSP эмулятор с двунаправленной передачей видеосигналов 20 мая Axis Systems использует самые большие в мире FPGA от Xilinx, чтобы сделать самую эффективную систему верификации 20 мая Synchronicity добавляет прямое "Vault-to-Vault" соединение серверов между IP Gear Publisher Suites и Consumer Suite 21 мая Translogic BV представляет EASE 5.1 21 мая Xilinx и Duma Video анонсируют высокопроизводительный MPEG Encoder на базе FPGA Virtex-II 21 мая Zarlink представляет SoC архитектуру для Terrestrial Digital TV 21 мая inSilicon выпустила кодек JPEG2000 21 мая Два новых продукта от CoWare повысили производительность команд, проектирующих SoC 22 мая Tvia ускоряет верификацию следующих поколений мульти-медиа чипов CyberPro с помощью Xtreme от Axis Systems 22 мая Motorola использует FormalPro от Mentor Graphics для верификации мульти-миллионо-вентильных ASIC 22 мая TransEDA на DAC 2002 22 мая Axis Systems выпускает самую эффективную в мире систему верификации 27 мая Cadence повышает производительность верификации 28 мая Co-Design Automation и Real Intent проведут на DAC 2002 семинар по формальной верификации встроенных систем 28 мая Nazomi Communications имеет претензиии к ARM за нарушение патента по технологии акселерации Java для RISC и CISC процессоров 28 мая Verisity и eInfochips анонсировали новые eVC 29 мая Fujitsu лицензировала ModelSim для симуляции Verilog 29 мая CAST выпускает IP компоненты для кодирования/декодирования JPEG 29 мая Summit Design возвращается как независимая компания 30 мая Новые платформы от Intel для разработки сетевого процессора сокращают время параллельного проектирования программного и аппаратного обеспечения ==================================================================== 1 мая Cadence поддерживает стандарт Accellera: Sugar 2.0 - язык спецификации свойств для обеспечения "assertion-based" симуляции ==================================================================== Кроме Cadence поддержку этому стандарту уже выразили Verplex, TransEDA, Real Intent, 0-In Design Automation, IBM. Sugar 2.0 - это мощный и простой для понимания язык верфикации. Он позволяет инженерам сформулировать спецификации, требования и предположения с помощью операторов "assert" непосредственно в тексте HDL-описаний. Эти операторы "assert" могут исполняться непосредственно во время симуляции или формальной верификации. Что позволит в значительной степени ускорить обнаружение и устранение ошибок в процессе верификации. Стандартизация языка описания свойств позволит создать новое поколение средств верификации, библиотек и методологий. Sugar был первоначально разработан в 1995 году в IBM Research Laboratory (Haifa). Следующий шаг, который намерена сделать Accelera - разработать Language Reference Manual. Дополнительная информация : http://www.cadence.com ==================================================================== 1 мая Novas Software выпустила новую версию - Debussy 5.2 ==================================================================== Debussy - интерактивные средства отладки сложных проектов, базирующиеся на тесной интеграции с коммерческими симуляторами, эмуляторами, формальными верификаторами. К настоящему моменту продано уже свыше 7,000 экземпляров Debussy различных версий. Дополнительная информация : http://www.novas.com ==================================================================== 1 мая ARM анонсирует микроархитектуру следующего поколения - ARM11 ==================================================================== Микроархитектура ARM11 предназначена для встроенных SoC в беспроводных приложениях для потребительской электроники, обеспечит производительность от 400 до 1200 Dhrystone MIPS, при низком потреблении энергии. Микроархитектура ARM11 - это первая реализация системы инструкций и архитектуры ARMv6 (аннонсированной 17 октября 2001 года) для эффективной обработки мультимедиа данных (кодирование - декодирование звука и видео). Микроархитектура ARM11 включает расширение Thumbо для уплотнения кода, технологию Jazelle для ускорения Java приложений, ARM DSP и SIMD для оптимизации обработки мультимедиа. Высокая производительность обеспечивается 8-стадийным конвейером для целых чисел, статическим и динамическим предсказанием ветвлений, специальными конвейерами для операций загрузки-сохранения. При изготовлении по технологии 0.13 мк микроархитектура ARM11 обеспечит производительность от 350 до 500+ Мгц, а при изготовлении по технологии 0.1м - свыше 1 ГГц. Потребление энергии при изготовлении по технологии 0.13 мк составит менее чем 0.4 мВ/Мгц. Производительность при обработке мультимедиа данных повышается с помощью улучшенного конвейера, новых SIMD мультимедиа инструкций, высокопроизводительной 64-битной подсистемы памяти и аппаратной поддержки доступа к невыровненным данным. Производительность приложений реального времени достигается использованием векторных прерываний и сепциальными режимами "быстрой обработки прерываний". Повышение производительности операционных систем достигается в ARM11 за счет физической адресации кеша и новых специальных инструкций в ARMv6 для ускорения переключения контекста. ARMv6 разрабатывалась в тесном сотрудничестве с ведущими поставщиками ОС и потому уже поддерживает такие ОС как Microsoft PocketPC, Symbian OS, Palm OS и Linux. Первый CPU, использующий микроархитектуру ARM11, будет распространяться по лицензии в 4-ом квартале 2002 года. Дополнительная информация : http://www.arm.com ==================================================================== 1 мая MIPS Technologies выпустила новое 32-битное синтезируемое CPU-ядро MIPS32 M4K для использования в мультипроцессорных SoC-системах ==================================================================== Ядро M4K работает на частоте сыше 300 Мгц, потребляет 0.1 мВ/МГц, имеет размер чипа 0.3 мм2 при изготовлении по технологии 0.13мк. Оно использует сжатие кода для сокращения требуемой оперативной памяти и это первое ядро, использующее улучшения архитектуры, анносированные в октябре 2001 года. Речь идет о специальных инструкциях обработки битовых полей, для упрощения обработки информации сетевых пакетов; поддержке векторных прерываний для уменьшения времени отклика на прерывание; и множествах регистров для ускорения переключения контекста. Мультипроцессорные проекты получают выигрыш от высокоскоростного интерфейса с SRAM, не использующего кеш; определяемых пользователем инструкций и поддержки симуляции и отладки мультипроцессорных систем. M4K совместим по коду с 64-битными процессорами от MIPS. Основные технические характеристики M4K: - типичная производительность 300 МГц, 405 DMIPS (0.13 мк) - оптимизированный интерфейс с SRAM (без использования кеша), который обеспечивает детерминированную производительность и сокращает размер кристалла - 5-стадийный конвейер, который позволяет выполнять большинство инструкций за один такт - потребление энергии - 0.10 мВт/Мгц - размер кртисталла - 0.3 мм2 - сжатие кода MIPS16e, которое сокращает требования к памяти примерно на 40% - инструкции манипуляции битами для обработки заголовков пакетов - векторные прерывания для сокращения времени на обработку прерывания - 1, 2 или 4 множества регистров общего назначения для ускорения переключения контекста - быстрое устройство умножения/деления - улучшенный JTAG (EJTAG) с поддержкой сохранения в трассу PC и данных, для упрощения отладки мультипроцессорных систем - бесшовная совместимость снизу-вверх в ядрами MIPS64 M4K поддерживается средствами разработки, включая BFM и симулятор системы команд MIPSsim, а также средствами от сторонних разработчиков. M4K доступен для лицензирования. Дополнительная информация : http://www.mips.com ==================================================================== 1 мая Новый сетевой процессор C-3e NP фирмы Motorola ==================================================================== C-3e NP - это новый член семейства сетевых процессоров C-Port, обеспечивающий производительность до 3 Гбит/сек. Параллельно выпущен Q-3 - сопроцессор управления трафиком (IP и ATM). C-3e NP - программируемый процессор с производительностью 3000 MIPS. В него входят 8 канальных процессоров, 8 обслуживающих процессоров (которые используются параллельно для выполнения таких функций как SAR, управление трафиком, обработка протоколов), а также встроенные сопроцессоры для ускорения классификации, управления буферами и трафиком. Поддерживаются протоколы: AAL-1, AAL-2, AAL-2 SSSAR, AAL-5 SAR, ATM TM 4.1, IMA, IPv4, IPv6, UDP, RTP, GTP, Header Compression, L4 Port Classification, VoIP, ICMP, PPP (Multi-Class, Multi-Link, PPP-MUX), IP DiffServ, M PLS, PoS, Frame Relay, HDLC. C-3e нужно использовать там, где приложения слишком малы для C-5e NP, но слишком велики для PowerQUICC II. Поставки C-3e ожидаются с 4-го квартала 2002 года по цене $225 за штуку в партиях по 10K. Дополнительная информация : http://www.motorola.com ==================================================================== 1 мая Подсистема мультипортовой памяти от Virage Logic ==================================================================== Мультипроцессорные SoC нуждаются в такой памяти с параллельным и независимым доступом нескольких процессоров к общей памяти на чтение и запись по разным адресам. Для памяти 8Kb общая площадь сокращается на 74%, а производительность вырастает на 95% по сравнению с использованием обычной памяти и управляющей логики. Максимальный объем мультипортовой памяти от Virage Logic - 72 Кбт. Цена - от $36,000. Дополнительная информация : http://www.viragelogic.com ==================================================================== 1 мая Motorola выпустила 6 высокопроизводительных 32-битных микроконтроллеров для авионики, промышлености и роботехники семейства MPC56x (x=1-6). ==================================================================== Микроконтроллеры имеют встроенную флеш-память и множество периферийных устройств на кристалле, система команд совместима с Power PC, имеются команды плавающей арифметики. Для устройств 562, 564, 566 обеспечивается сжатие кода до 50%. Номинальный размер флеш-памяти - 2 блока по 512Кбт. На чипе имеется несколько устройств TPU (time processing units) которые основываются на собственном микроядре, работающем независимо от CPU - для параллельной обработки информации с сенсоров, актуаторов и моторов. Технические хараткеристики: - производитеьлность 40/56 Мгц - от 26 до 56 Кбайт SRAM - модули для поддержки последовательного интерфейса - два АЦП с поддержкой до 40 аналоговых входов - 2/3 модуля CAN - поддержка RTOS - модуль JTAG Средства разработки от Metrowerks включают логические анализаторы, отладчики, средства симуляции, C/C++ компиляторы. Цена - от $20(MPC561) до $56(MPC566) Дополнительная информация : http://www.motorola.com ==================================================================== 1 мая Доклады Accelera на Virtual Dacafe ==================================================================== Accelera - это EDA организация, которая сосредточена на выработке стандартов на языки спецификации проектов. На VirtualDacafe (www.virtualdacafe.com) в режиме 24*7 с 7-го июня будут представлены доклады: - Стандарты языков и интероперабельность средств проектирования - ALF - новый стандарт описания библиотеки для UDSM-проектов (UDSM-Ultra Deep SubMicron) - Улучшая верификацию посредством спецификации свойств - Обзор расширений Verilog AMS - System Verilog Assertions - Стандарты интерфейсов для системного проектирования - Семантики для вычислительных моделей системного уровня - Verilog: следующее поколение SystemVerilog 3.0 - Rossetta: язык системного уровня Дополнительная информация : http://www.virtualdacafe.com http://www.accellera.org ==================================================================== 1 мая Tality выпустил IP компоненты для 802.11 ==================================================================== Tality - это подразделение Cadence. Дополнительная информация : http://www.tality.com ==================================================================== 1 мая Accelerated Technology продает Code|lab Developer Suite для RISC процессоров SuperH фирмы Hitachi ==================================================================== Поддержка для SuperH включает среду разработки, мультизадачный отладчик code|lab, KMC GNU C/C++ компилятор. Цена Code|lab Developer Suite - от $4,495. Accelerated Technology - это подразделение Mentor Graphics. Дополнительная информация : http://www.acceleratedtechnology.com http://www.mentor.com ==================================================================== 1 мая ARM выпускает ядро ARM1026EJ-S ==================================================================== ARM1026EJ-S - полностью синтезируемое, с поддержкой технологии ARM Jazelle для ускорения Java. ARM1026EJ-S будет работать на частоте, как минимум, 325 Мгц (400 Dhrystone MIPS) при изготовлении по технологии 0.13 мк. ARM1026EJ-S ориентирован на широкий спектр приложеинй, включая сетевую обработку, автомобилестроение, встроенное управление, развлечения и беспроводные устройства. ARM1026EJ-S базируется на архитектуре ARM v5TEJ, включающей расширения ARM, такие как Thumbo, DSP и Jazelle. Также опционально включается поддержка плавающего сопроцессора VFP10 и макроячейки встроенного трассирования ETM10RV. EEMBC бенчмарки были использованы при разработке для улучшения производительности. Показательности производительности ARM1026EJ-S превышают показатели производительности ARM1020E, опубликованные на сайте EEMBC. Дополнительная информация : http://www.arm.com ==================================================================== 1 мая Fulcrum Microsystems лицензирует 32-битную архитектуру от MIPS Technologies для разработки асинхронного процессора ==================================================================== Fulcrum Microsystems - пионер в области разработки асинхроных чипов - это основанная в январе 2000 года "fabless" компания, которая использует свою запатентованную методологию проектирования асинхроных SoC. Предполагается значительное сокращение потребления энергии, повыщение производительности и уменьшение времени выхода на рынок по сравнению с традиционными методами проектирования синхронных чипов. Компания ожидает выпуск первых продуктов в первой попловине 2003 года. Дополнительная информация : http://www.fulcrummicro.com http://www.mips.com ==================================================================== 1 мая iRoC выпускает ROBAN интерфейс для ModelSim ==================================================================== ROBAN использует специфический быстрый алгоритм внедрения неисправностей в логические сети на вентильном уровне. В случае не использования специального логического симулятора, инженеры должны выполнять HDL симуляцию для каждой неисправности, что существенно замедляет процесс проетирования и очень дорого для сложных чипов. ROBAN позволяет ускорить этот процесс параллельной симуляцией нескольких неиcправностей для комбинационных и последовательностных блоков. Цена ROBAN начинается от $25,000. ROBAN работает на Sun Sparc под Sun OS и Solaris, а также на HP PA-RISC под HP-UX. Дополнительная информация : http://www.iroctech.com ==================================================================== 1 мая Результат тестирования ядра ARM1020E доступен на сайте EEMBC ==================================================================== Ядро ARM1020E было протестировано на всех 5 тестовых наборах в среде симуляции на частоте 325 Мгц. Консолидированно эти результаты представлены ниже для каждой области применений в итерациях на МГц: * Telecommunications: 0.01273 Tele (marks) * Office Automation: 0.63450 OA (marks) * Automotive/Industrial: 0.37074 Auto (marks) * Consumer: 0.05936 Consumer (marks) * Networking: 0.01667 Net (marks) Ядро ARM1020E включает CPU, 32К кеши инструкций и данных, устройство управления памятью, 64-битный AMBA AHB интерфейс, 16*32 умножитель, способный осуществлять MAC (умножение с накоплением) за такт. Тестирование показало также, что RTL симулятор от ARM является потактовым. Требования к среде симуляции, которые предъявляет EEMBC, указывают, что симулятор должен отражать реальное положение дел с потактовой точностью. Допустимы и программная, и аппаратная симуляция. Полные результаты тестирования доступны на сайте EEMBC. EEMBC (Embedded Microprocessor Benchmark Consortium) включает Altera, ARC International, ARM, BOPS, Cadence, ChipWrights, DSP Group, Equator Technologies, Fujitsu Microelectronics, Green Hills Software, Hewlett-Packard, Hitachi America Ltd., Improv Systems, IBM Corporation, Imsys, Infineon Technologies, Intel, LSI Logic, Metaware, Metrowerks, Microchip Technology, MIPS Technologies Inc., Mitsubishi Electric, Motorola, National Semiconductor, Nazomi Communications, NEC Electronics, Oki Semiconductor, Panasonic, Parthus, Philips Semiconductors, PMC-Sierra, Precise, Red Hat, SandCraft, STMicroelectronics, Siroyan Ltd., StarCore, Sun Microsystems, SuperH, Tensilica, Texas Instruments, 3DSP, Toshiba, TriMedia Technologies, Vulcan Machines, Wind River Systems, Xilinx, Zucotto Wireless. Дополнительная информация : http://www.eembc.org ==================================================================== 1 мая Mentor Graphics и TransEDA - партнеры ==================================================================== Mentor Graphics Consulting получает доступ к средствам анализа и верификации от TransEDA: VN-Check и VN-Cover. Дополнительная информация : http://www.transeda.com http://www.mentor.com/consulting http://www.mentor.com ==================================================================== 1 мая Accelerated Technology присоединилась к Symbian Platinum Partner Program ==================================================================== Mentor уже интегрировала отладчик XRAY с Sumbian OS v6.1. Теперь ведется активная работа по интеграции с Sumbian OS v7.0. Дополнительная информация : http://www.mentor.com/embedded http://www.acceleratedtechnology.com ==================================================================== 1 мая LSI Logic первая лицензировала ядро ARM1026EJ-S ==================================================================== LSI Logic лицензировала также и ARM7EJ-S. Ранее LSI Logic лицензировала ARM7TDMI-S, ARM966E-S, ARM946E-S, ARM926EJ-S, все периферийные устройства из ARM PrimeCell, а также AMBA Design Kit. Все эти компоненты пополнили предлагаемую LSI Logic библиотеку компонентов CoreWare, в которую входят также DSP ядра (ZSP), и широкий набор других периферийных устройств. Дополнительная информация : http://www.lsilogic.com http://www.arm.com ==================================================================== 1 мая Xilinx претендует на лидерство в процессорах для FPGA ==================================================================== Xilinx выпустила 8-битное ядро PicoBlaze, а также увеличила производительность 32-битного MicroBlaze - до 150 МГц и 100 Dhrystone MIPS при реализации в Virtex II Pro FPGA. Занимая всего 900 логических ячеек, MicroBlaze является самым маленьким и самым быстрым 32-битным процессором на рынке сегодня. Пользователи Xilinx могут использовать в своих проектах процессоры от 8-битного PicoBlaze до 32-битного 450 D-MIPS PowerPC. В настоящее время 9,480 пользователей используют процессоры в Xilinx FPGA. PicoBlaze занимает всего 154 ячейки и работает на частоте 116 Мгц. Ядро легко встраиваемое , допускает возможность организации мультипроцессорных систем. Использование свойств MicroBlaze совместно с встроенными блоками Virtex II Pro (умножители 18*18, блоки памяти RAM) позволяет достичь производительности 100 D-MIPS. Поддержка разработки программного обеспечения для MicroBlaze обеспечивается с помощью GNU инструментов и ISE 4.21. Дополнительная информация : http://www.xilinx.com/ipcenter/processor_central ==================================================================== 2 мая LSI Logic первой выпустила CPU 333 Мгц MIPS64 5kf по Gflx технологии 0.11 мк ==================================================================== С 1987 LSI Logic выпускает на рынок продукты на базе MIPS. MIPS64 5kf - полностью синтезируемое ядро с устройством плавающей арифметики. Дополнительная информация : http://www.lsilogic.com ==================================================================== 2 мая Новый Evaluation Kit для Xilinx Spartan-IIE FPGA ==================================================================== Этот kit содержит плату, полный комплект документации, демонстрационные программы, и набор средств разработки. Цена - $249. Вместе лицензией на ядро MicroBlaze и модуль коммуникации/памяти цена - $650. Дополнительная информация : http://www.ads.avnet.com http://www.avnet.com http://www.xilinx.com ==================================================================== 2 мая Aldec выпускает Desktop Master ==================================================================== Desktop Master это дальнейшее развитие Active-HDL, обеспечивает интеграцию ввода и верификации проекта, включая графические средства ввода проекта, IP Core Generator, а также VaweForm Viewer для просмотра анализа результатов симуляции. Цель - поддержать все большее число команд, которые хотят вводить проекты на PC, а симулировать их на рабочей станции. Desktop Master работает непосредственно со всеми ведущими FPGA продуктами и включает графические примитивы вентилей для большинтва поставщиков FPGA. Desktop Master бесшовно импортирует EDIF описания. Desktop Master включает HDL Editor, Block Diagram Editor, State Machine Editor, IP Core Generator. HDL Editor позволяет вводить HDL-описания, имеет Language Assistant, цель которого - поддержать разработку исходных HDL-текстов вставкой в проект специальных пользовательских блоков (поддерживаются VHDL, Verilog, Perl). Графический Block Diagram Editor позволяет пользователю перемещаться по иерархии проекта в графической среде. Можно также от блока перейти к его HDL-описанию. Block Diagram Editor может также генерировать HDL код, который содержит "architecture body". Поддерживаются все стандартные Microsoft OLE-функции. State Machine Editor обеспечивает ввод машин состояний и автоматическую генерацию соответствующих HDL-описаний. Все графические средства ввода могут генерировать как VHDL, так и Verilog. Для симуляции все может быть сгенерировано в единый файл. IP Core Generator дает инженерам доступ к большинству доступных в промышленности IP-компонент. После указания пользовтелем параметров, генерируется соответствующий HDL-код. После того, как проект был разработан, он может быть отправлен на удаленный компьютер для проведения симуляции, синтеза и других функций проектирования. Desktop Master позволяет пользователям анализировать результаты моделирования непосредственно на своих PC. Desktop Master включает поддержку всех ведущих систем отслеживания версий. Можно получить бесплатно оценочную версию Desktop Master с сайта фирмы Aldec. Дополнительная информация : http://www.aldec.com ==================================================================== 5 мая Aldec увеличивает емкость аппаратной акселерации Riviera IPT до 12 миллионов вентилей ==================================================================== Riviera IPT поддерживает VHDL, Verilog и смешанные проекты, включает интерфейсы к C, Verisity Specman Elite и Synopsys Vera. Riviera IPT не требует модификации пользовательского проекта для выполнения аппаратной акселерации. Любой синтезируемый RTL-код может быть погружен в аппаратный акселератор Riveira IPT. По сравнению с симуляторами время на верификацию может быть сокращено с помощью Riviera IPT в 20-50 раз. И время выхода на рынок сокращается с месяцев до недель. Технология инкрементального прототипирования (Incremental Prototyping Technology) позволяет разработчикам верифицировать свой проект по блокам небольшого размера. Каждый блок вначале верифицируется встроенным симулятором, обеспечивающим полную видимость всех сигналов и полную отладку. Верифицированный модуль затем размещается в аппаратное обеспечение и остается связанным с остальной частью схемы, которая продолжает симулироваться. Используя запатентованную технологию, Riviera IPT обеспечивает коммуникацию между программными и аппаратными компонентами посредством шины PCI. В конце концов, весь проект перемещается в аппаратное обеспечение, и в RTL-симуляторе остается только тестбенч. Такой подход резко сокращает время верификации. Riviera IPT включает среду разработки, IEEE Verilog, VHDL симулятор, Synplify для логического синтеза, акселератор от Xilinx на базе двух FPGA Virtex II 6000. Система может быть сконфигурирована для UNIX, Linux и Windows NT/2000/XP. Riviera IPT v12000 доступен в двух конфигурациях - 12 миллионов вентилей и 3 миллиона вентилей. Дополнительная информация : http://www.aldec.com ==================================================================== 6 мая Europe Technologies выбрала язык верификации e и среду верификации Specman Elite фирмы Verisity ==================================================================== ET - это fabless компания во Франции, которая разрабатывает CoC системы для потребительского рынка. Дополнительная информация : http://www.verisity.com ==================================================================== 6 мая Synplicity заключила соглашение с Flextronics ==================================================================== Flextronics - глобальная служба проектного сервиса получила возможность использовть продукты Sinplicity: Synplify Pro, Amplify Physical Optimizer и Certify. Дополнительная информация : http://www.synplicity.com http://www.flextronics.com/design ==================================================================== 7 мая Broadcom лицензировала ARM7TDMI-S и ARM926EJ-S ==================================================================== Дополнительная информация : http://www.arm.com ==================================================================== 7 мая PTSC разработала интерфейс сопроцессора IGNITE для пользователей процессоров и периферийных устройств от ARM ==================================================================== PTSC - Patriotc Scientific Corp. разработала высоко- производительный интерфейс для сопроцессора IGNITE как AHB Wrapper. В результате пользователи могут работать с существующими средствами отладки, разрабатывая код для IGNITE. При добавлении в проект процессора IGNITE, затраченные ресурсы увеличиваются на 5%, а производительность - на 20%. PTSC основана в 1997 году, занимается разработкой IP компонент. Основной успех - семейство микропроцессоров IGNITE с уникальной стековой архитектурой. Сейчас PTSC обеспечивает бесплатный пробный доступ к ядру IGNITE на своем сайте. Дополнительная информация : http://www.ptsc.com ==================================================================== 7 мая Fast-Chip анонсирует следующее поколение пакетных процессоров PolicyEdge ==================================================================== PolicyEdge был первый в промышленности 10 Гигабитный пакетный процессор, продается с сентября 2001 года. Второе поколение процессора - PolicyEdge OC-192 FC6402 и OC-48 FC6302 работает в два раза быстрее, выполняя до 1.3 миллиарда операций над пакетами и 187 миллионов сервисных операций в секунду. Все процессоры PolicyEdge выполняют иерархическую мульти-путевую классификацию, редактирование, пересылку пакетов и сбор статистики с минимальной задержкой. Пердполагается продажа с августа 2002 года по ценам: OC-48 FC6302 - $250, OC-192 FC6402 - $350 в партиях по 5,000 штук. Fast-Chip - это fabless компания, разрабатывающая и распространяющая сетевые IP компоненты. Дополнительная информация : http://www.fast-chip.com ==================================================================== 8 мая Xcite фирмы Axis Systems сократил сроки разработки нового мультимедийного процессора фирмы WIS Technologies ==================================================================== По сравнению с прежними средствами прототипирования на базе FPGA, на которое требовались месяцы, Xcite обеспечил выполнеие работы за неделю. WIS смогла отлаживать одновременно программное и аппаратное обеспечение. Продукты верификации от Axis базируются на запатентованной технологии RCC (ReConfigurable Computing), которая состоит из единой системы с унифицированной базой данных используемой для программной симуляции, акселерации, эмуляции, и программно-аппаратной коверификации. Дополнительная информация : http://www.axiscorp.com ==================================================================== 8 мая ARM и LynuxWorks создают платформу для разработки Linux- приложений ==================================================================== Предполагается снабдить BlueCat 4.0 Linux и VisualLynux IDE новым ARM Integrator Porting Platform на базе ядра ARM920T. Integrator/LPP-1 ARM920T Porting Platform распространяется по цене $18,000. LynuxWorks основана в 1988 году, ведущий участник Embedded Linux Consortium (ELC), распространяет открыто исходные тексты BlueCat Linux и LynxOS RTOS. Среди пользователей LynuxWorks: 3Com, Alcatel, Boeing, Ericsson, Hewlett Packard, Jet Propulsion Laboratory, Lockheed Martin, Lucent Technologies, Marconi, Mitsubishi, Motorola, NEC USA, Raytheon, TRW и Xerox. Дополнительная информация : http://www.lynuxworks.com http://www.armdevzone.com http://www.arm.com ==================================================================== 8 мая Samsung и Toshiba производят специальную для DRAM для высококоскоростных сетевых приложений ==================================================================== Samsung и Toshiba согласовали спецификации и будут независимо производить микросхемы памяти по этим спецификациям. Исторически высокоплотные системы памяти состояли из SDRAM (Single-Data-Rate Synchronous DRAM) и DDRAM (Double-Data-Rate SDRAM). Однако развитие Internet потребовало специальной сетевой памяти. Она должна объединять высокую производительность SRAM и высокую плотность DRAM. Samsung и Toshiba разработали память, отвечающую этим требованиям. Эта память будет применяться для буферов и таблиц поиска в сетевых приложениях, а также в качестве кеш-памяти и оперативной памяти в пользовательских компьютерных системах. Дополнительная информация : http://www.toshiba.co.jp/index.htm http://samsungelectronics.com ==================================================================== 8 мая Simucad сотрудничает с e*ECAD ==================================================================== Simucad будет распространять свой лучший продукт Silos через e*ECAD. Silos это Verilog-симулятор и средство разработки для ASIC и FPGA для Windows, Solaris и Linux. e*ECAD распространяет EDA средства от старых и новых компаний по различным видам лицензий - в том чисе и на условиях почасовой оплаты. e*ECAD contact: Ryan Melius (408)764-0413 ryan.melius@eecad.com Дополнительная информация : http://www.simucad.com http://www.eecad.com ==================================================================== 8 мая Solidify от Averant внедряется на 27 компаниях сразу ==================================================================== Solidify - средство статической функциональной верификации. Симуляция не может выполнить такой исчерпывающей верификации как формальная проверка свойств. Averant, Inc. основана в 1997 году. Дополнительная информация : http://www.averant.com ==================================================================== 13 мая Mentor Graphics выпускает 5-ое поколение эмуляторов VStation-30M ==================================================================== VStation-30M обеспечивает емкость до 30 миллионов ASIC вентилей и производительность до 2 МГц. VStation-30M обеспечивает 100% наблюдаемость сигналов в любой момент времени. VStation-30M продается с июня 2002 года по цене от $1,375,000. Дополнительная информация : http://www.mentor.com ==================================================================== 13 мая Synplicity детализирует новую методологию MultiPoint для проектирования SOC ==================================================================== MultiPoint - это технология инкрементального синтеза: ре-синтезируются только те части проекта, которые были подвергнуты изменениям. Дополнительная информация : http://www.synplicity.com ==================================================================== 13 мая ARM и Lineo анонсируют Embedix OS для PrimeXsys Wireless Platform ==================================================================== Embedix OS - эта первая ОС, портированная на PrimeXsys Wireless Platform сторонними разработчиками. Заинтересованные в разработке решений для PrimeXsys Wireless Platform могут контактировать insales@lineo.com Платформы ARM PrimeSys инкорпорируют программное, аппаратное обеспечение и средства разработки. Lineo разрабатывает встроенное системное и прикладное программное обеспечение. Дополнительная информация : http://www.lineo.com http://www.arm.com ==================================================================== 13 мая Lattice анонсирует CPLD ispMACH 4000V ==================================================================== Микросхемы ispMACH 4000 работают на частоте 380 Мгц и имеют 2.5 нс tPD (задержку от входного до выходного контакта) с минимальным напряжением питания 1.8В. Выпускаются 3 разновидности микросхем (Big, Fast и Wide). Емкость - от 32 до 512 макроячеек. Количество внешних контактов от 30 до 208. Средства разработки CPLD ispMACH 4000 - ispLEVER доступны на PC и рабочих станциях под UNIX. Цена - 1$ за ispMACH 4032C и $15 за ispMACH 4512C. Дополнительная информация : http://www.latticesemi.com ==================================================================== 13 мая Verisity анонсирует Specman Elite Version 4 ==================================================================== Specman Elite v4 повышает производительность в среднем на 27% в скопилированном режиме и на 15% - в режиме интерпретации. Кроме того, улучшены средства анализа покрытия: - интеграция с SureCov - покрытие отдельных объектов - расширяемость покрытия - ранжирирование тестов по покрытию В поставку включается Generation Debugger, который графически отображает процесс генерации тестов. Specman Elite v4 поддерживает интерфейс со следующими симуляторами: Verilog-XL, Affirma (NC sim, NC Verilog, NC VHDL) от Cadence Design Systems; SpeedSim от Quickturn (подразделение Cadence Design Systems); ModelSim от Model Technology; VCS от Synopsys. Specman Elite v4 доступен сейчас под ОС Linux, Solaris и HP-UX. Цена - $50,000 за плавающую LAN лицензию. Дополнительная информация : http://www.verisity.com ==================================================================== 13 мая Новый LINUX-акселератор ускоряет HDL симуляторы ==================================================================== Alatek выпустила аппаратный акселератор Linux платформ HES 2.0 (Hardware Embedded Simulation), который может ускорить HDL исмуляторы в 10-100 раз. HES работает непосредственно с програмными симуляторами через интерфейсы PLI, VHPI и др. HES 2.0 для Linux совместим с Redhat 7.2 и Xilinx ISE 4.2 для Linux. HES 2.0 для LINUX включает плату акселерации HES 2.0 и программное обеспечение DVM (Design Verification Manager). DVM работает в полуавтоматическом режиме и подготавливает HDL и EDIF проекты к акселерации симуляции. Пользователь может ускорять весь проект или избранные его части загрузкой в акселератор HES 2.0. Результаты симуляции можно наблюдать в используемом пользователем симуляторе. Акселерация базируется на запатентованной технологии IDP (Incremental Design Prototyping), используемой во всех HES продуктах. HES 2.0 - это кросс-платформенный продукт, и он может быть использован с LINUX, UNIX и NT. Однако в Linux достигается максимальная акселерация. Цена HES 2.0 - $30,000. Alatek, Inc. основана в 1996 году, специализируется на разработке средств совместного проектирования программного и аппаратного обеспечения. Alatek функционирует как "full-service design house". Дополнительная информация : http://www.alatek.com ==================================================================== 13 мая Active-HDL от Aldec теперь доступен с платой протипирования ==================================================================== Desktop Prototyping Board (DPB) - это первая программно-аппаратная связка, позволяющая пользователям проектировать, прототипировать, тестировать и верифицировать проект из единой среды под ОС Windows. DPB конфигрурируется под поддержку микросхем Altera и Xilinx, и исключает потребность изготавливать плату прототипирования, тестовое оборудование, сокращая также и время верификации. DPB может быть установлена непосредственно в компьютер инженера, не требует порта JTAG или дополнительного источника питания, что упрощает процесс установки. Такой новый способ тестирования проекта на функциональном уровне без изготовления тестовой платы обычно сокращает время верификации на 80%. DPB вместе с Active HDL - это идеальное средство для инженеров, использующих IP компоненты, поскольку такие компоненты могут быть интегрированны проект без замедления во время исполнения. Время верификации часто замедляется симуляцией ранее верифицированных IP-компонент на системном уровне. Active HDL + DPB позволяют инженерам загружать такие компоненты непосредственно в аппаратное обеспечение и исполнять в "железе". DPB универсальна и поддерживает любую смесь IP-компонент, включая EDIF и другие соответствующие форматы. DPB также позволяет пользователям тестировать функционирование IP-компонент размещенных в "железе". Аналогично DPB позволяет загружать в "железо" ранее выполненные проекты, ускоряя их исполнение и верифицируя их функционирование в архитектурах новых систем, исследуя как расположенные в железе части взаимодействуют с описанными на HDL компонентами. Основанное на механизме событий взаимодействие аппаратной части и HDL-симулятора обеспечивает, что бы результаты реализации были точно такими же как и в среде прототипирования. Инсталляция DPB в PC не требует никаких источников питания, портов, коннекторов. Инсталляция также проста, как и инсталляция графической карты, без опасности повредить какие-либо другие устройства. После установки DPB пользователь может продолжать использовать Active HDL, добавляя выгоды от работы с средством прототипирования-тестирования. Результаты из DPB могут анализироваться непосредственно в Active HDL Waveform Viewer, исключая потребность в логических анализаторах, генераторах сингалов, LED дисплеях. Все сигналы проекта могут быть помещены в Waveform Viewer и выходы DPB могут наблюдаться отдельно или вместе с программно построенными сигналами. Нет необходимости покупать что-то дополнительно, что бы увидеть результаты. Active HDL + DPB включает чипы от Altera или Xilinx, а также Design Verification Manager, которые обеспечивает распределение частей проекта между симулятором и FPGA чипом емкости до 1 миллиона вентилей, которая может быть увеличена в случае необходимости. Дополнительная информация : http://www.aldec.com ==================================================================== 14 мая LSI Logic первой продемонстрировала контроллер Ultra320 SCSI на одном чипе с производительностью 100,000+ операций ввода- вывода в секунду ==================================================================== Контроллер основывается на архитектуре Fusion-MPT, введенной в июне 2000 года. Архитектура основана на процессоре ARM. Дополнительная информация : http://www.lsilogic.com http://www.maxtor.com ==================================================================== 14 мая Xilinx и Nallatech вводят XtremeDSP Development Kit (XDK) ==================================================================== XDK - идеальная среда разработки для FPGA Xilinx 2V2000 Virtex-II. XDK содержит аппаратную платформу от Xilinx и программное обеспечение FUSE (Field Upgradeable Systems Environment) от Nallatech. XDK включает также XtremeDSP оценочную версию, который включает такие средства как MATLAB/Simulink от The MathWorks, System Generator для DSP и ISE от Xilinx, Synplify Pro от Synplicity и FPGA Advantage от Mentor Graphics. Цена XDK - $1995. Nallatech (Glasgow, Scotland) основана в 1993 году, занимается разработкой реконфигурируемых FPGA систем. Дополнительная информация : http://www.nallatech.com http://www.xilinx.com/dsp ==================================================================== 15 мая MIPS Technologies и CoWare разрабатывают средства системного проектирования высокопроизводительных SoC ==================================================================== По соглашению симуляционные модели процессоров MIPS32 4KEc, MIPS64 5Kc, MIPS64 5Kf, MIPS64 20Kc, а также важных периферийных устройств будут интегрированы в CoWare. Любой инструментарий, генерирующий SystemC или ANSI C может быть использован как дополнение к CoWare. CoWare - член MIPS Alliance Program с 2000 года. Завершение интеграции моделей MIPS-процессоров в среду CoWare планируется на третий квартал 2002 года. Среди пользователей CoWare: Alcatel, ARM, Canon, Fujitsu, InterDigital, Matsushita, MIPS, Motorola, Nokia, Samsung, Sanyo, Sony, STMicroelectronics, Tensilica, Toshiba и Xilinx. Дополнительная информация : http://www.CoWare.com http://www.mips.com ==================================================================== 15 мая Accelerated Technology продает Code|lab Developer Suite для процессоров ARM ==================================================================== Accelerated Technology (с недавних пор приобретенная Mentor Graphics) кроме ARM в своем code|lab поддерживает процессоры от Atmel, Cirrus Logic, Intel, NetSilicon и Samsung. Code|lab - это комплект программно-аппаратных средств, позволяющих вести разработку встроенных приложений от начала до конца, используя code|lab EDE (среда разработки) и code|lab Debug (многозадачный отладчик). Поддерживается взаимодействие со сторонними средствами, такими как эмулятор ARM Multi-ICE, BDI2000, Partner-J, RDI, Wiggler Raven (Macraigor), ARM Developer Suite и MetaWare. Цена code|lab - от $3,495. Дополнительная информация : http://www.acceleratedtechnology.com http://www.mentor.com ==================================================================== 15 мая TASKING от Altium первым полностью поддерживает TriCore 2 ==================================================================== TriCore 2 - 32-битный микроконтроллер второго поколения для автомобильной промышленности. Архитектура TriCore 2 включает множество внутрикристальных переферийных устройств и поддержку DSP. TASKING TriCore компилятор обеспечивает такие оптимизации как развертывание циклов, программная конвейеризация (с ускорением исполнения циклов в 4 раза), SIMD-оптимизация. Компилятор Tasking TriCore 2 генерирует инструкции, специфические для TriCore 2, оптимизирована ассемблерная библиотека, поддерживаются TriCore TC1765 и TC1920. TASKING TriCore v1.5 фирмы Altium включает EDE (Embedded Development Environment), C/C++/EC++ компиляторы с поддержкой MISRA C, мощные линкер и ассемблер, отладчик CrossView Pro. TASKING TriCore v1.5 доступен для PC/Windows, PC/Linux и SUN/ Solaris по цене $3,690 (компилятор+ассемблер+линкер). Демо-версия доступна на сайте. Altium (Сидней, Австралия, называлась Protel до августа 2001 года) основана в 1985 году. Дополнительная информация : http://www.tasking.com/tricore/ http://www.tasking.com/support/tricore/ http://www.altium.com ==================================================================== 16 мая Advantest и Mentor Graphics интегрируют свои продукты Advantest T6000 (для тестирования SoC систем) и Mentor FastScan ATPG (для автоматической генерации тестов). ==================================================================== Advantest Corporation основана в Токио, Япония в 1954 году. Дополнительная информация : http://www.advantest.com http://www.mentor.com ==================================================================== 16 мая Открытое письмо от Lavi Lev, Cadence Design Systems, Inc. ==================================================================== Дорогие коллеги Мы призываем все ведущие EDA компании поддержать создангие открытой, интероперабельной инфраструктуры базы данных. Мы знаем, что мы работаем в мире множества баз данных: от Cadence, Synopsis, Avant! и других а также собственных баз данных электронных компаний. Ни одна компания не может в одиночку решить проблемы, которые возникунт перед нашим сообществом в ближайшие 10 лет. Поэтому мы должны начать построение интероперабельной структуры данных - в интересах наших пользователей. В последнее время OpenAccess Coalition постоянно получает положительные отклики на работу по созданию открытого API и рапространению открытых исходных текстов. Создаваемая этим интероперабельность позволит сокращать "время выхода на рынок" электронных компаний. Поэтому мы призываем всех производителей баз данных проектов сделать открытытй API и свободный доступ к соответствующим исходным текстам. Если мы все откроем наши базы данных, это позволит получить значительную выгоду и EDA и электронным компаниям. Sincerely, Lavi Lev Cadence Design Systems, Inc. Member, OpenAccess Coalition Дополнительная информация : http://www.OpenEDA.org ==================================================================== 20 мая На 39-ой DAC (2002) 37 фирм выставляются первый раз ==================================================================== Вот их полный перечень в алфавитном порядке: AccelChip, Inc., Acreo, Annapolis Micro Systems, Inc., Apex Design Systems, Inc., Astek Corp., Cimmetry Systems, Inc., Dataram Corp., DATE 03, eInfochips Inc., Emulation and Verification Engineering, EverCAD Navigator Corp., Freehand DSP, Golden Gate Technology, HPL, IEEE Media, Korea Electronics Technology Institute, LISATek, Inc., The MathWorks, Multigig Ltd., Nature Worldwide Technology Corp., NEWS Design System, Novilit, Inc., Open Core Protocol International Partnership, Prosilog SA, PTC, Q Design Automation, Sandwork Design Inc., Sarnoff Corp., Signal Integrity Software, Silicon Canvas, Inc., StarNet Communications, Tempus Fugit, Inc., UbiTech, Inc., UP Media Group, Inc., Zambeel, Inc., Zenasis Technologies, Inc. Предполагается прибытие более 15000 инженеров, исследователей и менеджеров из электронных компаний и университетов; более 200 фирм представляется на выставке. Конференция спонсируется ACM/SIGDA (Association for Computing Machinery/Special Interest Group on Design Automation), IEEE/CAS (the Institute of Electrical and Electronics Engineers/Circuits and Systems Society) и EDA Consortium. Дополнительная информация : http://www.dac.com ==================================================================== 20 мая Alatek анонсирует COMULATOR N2.1 - новый сетевой эмулятор ==================================================================== COMULATOR - первый и единственный (по мнению руководства Alatek) EDA продукт содержащий "три в одном": эмулятор, ко-верификатор, акселератор симуляции. COMULATOR может быть использован со всеми HDL симуляторами, всеми языками (VERILOG, VHDL, C и др.) и всеми платформами (UNIX, LINUX, NT). COMULATOR разработан для поддержки сетевой командной верификации и разделения ресурсов. Производительность эмуляции - от 100k cps до 100 MEGA cps, что в миллион раз быстрее чем при симуляции микропроцессоров и в 1000 раз быстрее чем при использовании С-моделей. COMULATOR может быть использован для проектов размером до 12 миллионов ASIC вентилей, содержащих процессоры ARM, MIPS или Power PC. Каждый COMULATOR N2.1 включает одну EMA (Emulator for Multiple Applications) реконфигурируемую плату прототипирования, один HES 2.0 акселератор, и DVM 2.1 (Design Verification Manager) программное обеспечение. Цена COMULATOR N2.1 - от $60,000. Alatek основана в 1996 году. Дополнительная информация : http://www.alatek.com ==================================================================== 20 мая Techsan лицензировал IP-платформу фирмы Tality ==================================================================== MHP (Multimedia Home Platform) включает полный SDK (Software Development Kit), Porting Kit (PK), широкий набор MHP приложений и Enhanced Programming Guide. Tality интегрировала web-браузеры, e-mail-клиенты и игры в свою MHP. Кроме того, MHP интегрирована с технологией виртуальной Java машины фирмы Skelmir, которая легко портируется и доступна на широком множестве процессоров и ОС. Спецификация MHP - это открытый стандарт, который определяет общий интерфейс между интерактивными цифровыми приложениями и их терминальными устройствами, позволяющий разрабатывать приложения, исполняемые на множестве терминальных устройств, независимо от их архитектуры. Такие устройства включают: set-top boxes, home and media gateways, integrated digital TV sets and multimedia PCs. Спецификация MHP была разработана Digital Video Broadcast Project - это консорциум из более чем 300 вещателей, производителей, сетевых операторов, разработчиков ПО из 35 стран. Цель консорциума - выработать глобальные стандарты для распространения цифрового телевидения и других сервисов. Соответствие стандартам контролирует ETSI (European Telecommunications Standards Institute). Techsan - это корейский производитель set-top box устройств с 1997 года, включая варианты Free To Air, Embedded CA, Common Interface и OpenTV. Дополнительная информация : http://www.skelmir.com http://www.techsan.com http://www.tality.com ==================================================================== 20 мая Tality выпускает IP- компоненту Free-to-Air DTV ==================================================================== Эта DTV (Digital Terrestrial Television)-компонента базируется на ядре ST Microelectronics 5518 и стеке протоколов для стандарта DVB-T. Разработаны и программная и аппаратная составляющие, возможно портирование MHEG5 (Digital Teletext) engine, Common Interface stack, Internet броузера, Multimedia Home Platform (MHP). Tality - это подразделение Cadence Design Systems. Дополнительная информация : http://www.tality.com ==================================================================== 20 мая PortalPlayer лицензировала ARM7TDMI для разработки цифровых аудио-устройств ==================================================================== Полная платформа от PortalPlayer, основанная на ядре ARM7TDMI обеспечит цифровые аудио- запись и воспроизведение. PortalPlayer (США) основана в мае 1999 года, сейчас имеет около 200 сотрудников. Дополнительная информация : http://www.arm.com ==================================================================== 20 мая TI выпускает первый DSP эмулятор с двунаправленной передачей видеосигналов ==================================================================== JTAG эмулятор обеспечивает передачу данных между целевым процессором и хост-платформой со скоростью 2 мегабита в секунду и загрузку программ в целевой процессор со скоростью полмегабита в секунду. Кроме того, эмулятор поддерживает Advanced Event Triggering для отладки в реальном времени и максимального контроля пользователем над DSP и ARM процессорами. XDS560 - это PCI Bus JTAG Scan-Based эмулятор. Прежний эмулятор XDS510 позволял передачу данных на скорости 10-20 килобайт в секунду. Advanced Event Triggering позволяет определять и отлавливать сложные последовательности событий в реальном времени, не вмешиваясь в реальные процессы. Цена на XDS560 - $4,995. Уже приобрели и/или положительно оценили XDS560: Polaroid, Ericsson, Infinetix, APC, Ceyba, Ingenient, The Mathworks, MicroLAB Systems, BlackHawk, Kane Computing, Signum Systems Wintech Digital System Technology Corp. Дополнительная информация : http://www.dspvillage.ti.com/xds560pr http://www.dspvillage.ti.com/xds560pr2 ==================================================================== 20 мая Axis Systems использует самые большие в мире FPGA от Xilinx, чтобы сделать самую эффективную систему верификации ==================================================================== Xtreme-II - новая система верификации от Axis Systems, построенная на основе Virtex-II от Xilinx, позволяет разработчикам одновременно симулировать, аппаратно ускорять и эмулировать свои SoC. Xtreme-II в 20 раз более компактная, чем ее конкуренты. Xtreme-II прозволяет разрабатывать проекты до 50 миллионов вентилей в стандартном варианте и до 100 миллионов вентилей - в расширенном варианте. Он включает 2 гигабайта памяти, так что разработчики могут исполнять практически любые приложения. Xtreme-II работает на частоте до 1 Мгц. Дополнительная информация : http://www.axiscorp.com http://www.xilinx.com ==================================================================== 20 мая Synchronicity добавляет прямое "Vault-to-Vault" соединение серверов между IP Gear Publisher Suites и Consumer Suite ==================================================================== Новая технология "Vault-to-Vault" поддерживает автоматическую полную или инкрементальную передачу информации о проектах между двумя Publisher Suite или между Publisher Suite и Consumer Suite. Технология трактует IP как сущность состоящую из данных с контролируемыми версиями (IP, библиотеки, средства разработки) и метаданные (информация о данных, которая делает их полезными: документация, модели использования, конфигурация, параметры). Технология "Vault-to-Vault" построена на таких промышленных стандартах как XML и HTTPS и поддерживает автоматическую репликацию и синхронизацию типа "master-slave" посредством Internet. Ведущие разработчики устройств такие как Conexant, PMC, Philips, Toshiba, Hitachi, Mitsubishi и Sharp построили свои корпоративные системы проектирования на базе IP Gear Publisher Suite. Некоторые из них использовали несколько комплектов Publisher Suite в соответствии со своей бизнес-структурой или для повышения производиельности. Для них технология "Vault-to-Vault" сможет поддержать общий контент, такой как повторно используемые блоки проектов, автоматически обновляя их на всех серверах. Поставщики IP, такие как ARM и inSilicon приобрели IP Gear Publisher Suite для того, чтобы управлять, распространять и поддерживать свои IP. Теперь эти и другие поставщики IP смогут "Vault-to-Vault" прямые связи к своим потребителям. Можно будет исключить ручные этапы распространения информации, обеспечить автоматическое оповещение об обновлениях и т.д. Новый Consumer Suite предлагает маленьким пользователям, не готовым еще инсталлировать полную систему повторного использования IP, более подходящие сердства прямой связи с поставщиками IP. Цена обновления IP Gear Developer Suite свойством "Vault-To-Vault" - от $25,000 до $100,000 в зависимости от конфигурации. Цена Synchronicity Consumer Suite с возможностью "Vault-To-Vault" - от $25,000 до $100,000 в зависимости от конфигурации. Дополнительная информация : http://www.synchronicity.com ==================================================================== 21 мая Translogic BV представляет EASE 5.1 ==================================================================== EASE 5.1 - это средство графического ввода проектов с поддержкой многопользовательского режима и ассоциированного контроля версий. EASE был внутренне реструктурирован, чтобы предстать библиотечно организованной средой для ввода HDL-проектов. EASE 5.1 будет продаваться с июня 2002 года по цене от $3,500. Оценочную версию можно получить на сайте фирмы. Фирма Translogic BV (Нидерланды) основана в 1990 году. Дополнительная информация : http://www.translogiccorp.com ==================================================================== 21 мая Xilinx и Duma Video анонсируют высокопроизводительный MPEG Encoder на базе FPGA Virtex-II ==================================================================== Стоимость его ($600) в пять раз меньше стоимости аналога, выполненного на базе ASIC. Кроме того, использование FPGA позволило легко поддержать множество видео и аудио формтаов. Дополнительная информация : http://www.dumavideo.com http://www.xilinx.com/platform http://www.xilinx.com/ipcenter ==================================================================== 21 мая Zarlink представляет SoC архитектуру для Terrestrial Digital TV ==================================================================== Цель разработки: - сделать масштабируемую архитектуру, что бы поддержать семейство устройств с низкой стоимостью - обеспечить высокий уровень интеграции, для создания устройств минимального размера - функционировать с низкми потрелением энергии (менее 1.5 ватт) - использовать высокопроизводительный CPU, обеспечивающий поддержку MHEG-5 и DVB-MHP для цифрового телетекста и тнтерактивных TV приложений - поддержать запись/воспроизведение DVD, диски HDD, связь с Internet. Дополнительная информация : http://www.zarlink.com ==================================================================== 21 мая inSilicon выпустила кодек JPEG2000 ==================================================================== Эта IP полностью соответствует спецификациям ISO/IEC JTC 1/SC 29/WG 1 (ITU-T SG8). По сравнению с предыдущим JPEG стандартом пользователи получают лучшее сжатие, улучшенный контроль пр выборе компромиссов между размером файлов и качеством изображения и повышенной надежностью к передаче информации в искажающей среде. Кодек JPEG2000 от InSilicon использует обратное 5/3 wavelet преобразование для выполнения на лету компрессии/декомпрессии. Коэффициент сжатия превышает 50:1. Кодек JPEG2000 от InSilicon может быть портирован на любую ASIC или FPGA и предназначен для встроенных приложений малого размера и низкого потребления энергии. Он поддерживает программируемые размер блока, уровня декомпозиции, таблиц квантизации, обеспечивая тем самым управление коэффициентом сжатия. Кодек поддерживает кодирование- декодирование заголовков пакетов - для минимизации нагрузки на CPU по обработке пакетов, экономя тем самым энергопотребление и повышая производительность системы в целом. Для быстрого взаимодействия с любым CPU, кодек включает простой инфтерфейс с CPU, обеспечивающий полный доступ ко всем программируемым регистрам. Разработчики получают исходный текст на Verilog (RTL), поведенческие Verilog модели, исчерпывающий набор тестов, скрипты для синтеза и документацию для интеграции кодека JPEG2000 в SoC. Дополнительная информация : http://www.insilicon.com ==================================================================== 21 мая Два новых продукта от CoWare повысили производительность команд, проектирующих SoC ==================================================================== Два новых продукта это - CoWare N2C System Designer и CoWare N2C Advanced System Designer. CoWare N2C System Designer позволяет верификаторам системы и разработчикам встроенного ПО раньше интегрировать программное и аппаратное обеспечение. Этот новый продукт расширяет существующие воможности CoWare N2C, обеспечивая C или SystemC мульти-процессорную аппаратно-программную совместную симуляцию. Получается ускорение симуляции на 1-4 порядка по сравнению с ко-верификацией основанной на HDL, возможно при использовании C/SystemC. Три наиболее значимые новые возможности в CoWare N2C System Designer: 1) CoWare оптимизирован под совместную симуляцию программного и аппаратного обеспечения 2) Новые средства анализа добавлены для разработчиков программного обеспечения: средства анализа загрузки задачами CPU, памяти и кеша. Кроме того, интегрированы средства отладки от поставщиков. 3) Добавлена возможность выполнять анализ исполнения программ на платформах, созданных с использованием CoWare N2C Advanced System Designer. CoWare N2C Advanced System Designer расширяет возможности CoWare N2C System Designer по анализу сложного взаиможействия шин. Этот продукт ориентирован помочь разработчикам решать одну из самых сложных проблем проектирования: найти такую архитектуру шины, которая даст наилучший компромисс между производительностью и потребляемой энергией. Он позволяет быстро моделировать, синтезировать и оценивать различные архитектуры шин. CoWare N2C HDL Import - отдельная опция к продуктам CoWare - позволяет перевести VHDL или Verilog код в C или SystemC и использовать его на этапе системнонго проектирования. CoWare N2C поддерживается большим набором PSP (Processor Support Packages), моделей шин и IP-компонент. Среди пользователей продуктов CoWare такие фирмы как Alcatel, ARM, Canon, Fujitsu, InterDigital, Matsushita, Motorola, Nokia, Samsung, Sanyo, Sony, STMicroelectronics, Tensilica и Toshiba. Дополнительная информация : http://www.CoWare.com ==================================================================== 22 мая Tvia ускоряет верификацию следующих поколений мульти-медиа чипов CyberPro с помощью Xtreme от Axis Systems ==================================================================== Процессоры CyberPro объединяют множество независимых потоков аудио, видео, текста, графики и анимации и обеспечивает высококачественный вывод их на экран телевизора. Использование Xtreme позволит быстрее верифицировать разработки и тем самым сократить время выхода на рынок. Xtreme базируется на запатентованной Axis технологии RCC (ReConfigurable Computing), которая обеспечивает такие мощные отладочные возможности как VCD-on-Demand и hot swapping. VCD-on-Demand сохраняет историю симуляции для всего проекта, устраняя необходимость в пере-симуляции при обнаружении ошибки. Hot swapping - переключение между программной симуляцией, аппаратной акселерацией и эмуляцией. Дополнительная информация : http://www.axiscorp.com ==================================================================== 22 мая Motorola использует FormalPro от Mentor Graphics для верификации мульти-миллионо-вентильных ASIC ==================================================================== Эти ASIC предназначены для разработки базовых станций сотовых телефонов. Поскольку размеры проектов растут, то время симуляции на вентильном уровне становится невозможно большим. Formal Pro использует проверку эквивалентности для доказательства того, что текущий проект (на вентильном уровне) функционально эквивалентен предыдущему проекту (на регистровом уровне). Такой подход может сократить сроки разработки на недели. Дополнительная информация : http://www.mentor.com ==================================================================== 22 мая TransEDA на DAC 2002 ==================================================================== Как начать верификацию еще на архитектурном уровне и использовать ее результаты на протяжении всего проекта? Как сократить время верификации бесшовно интегрируя результаты формальной, полуформальной верификации, симуляции и эмуляции? TransEDA - все это реализовала! VN-Property DX - динамическая проверка свойств от архитектурного до системного уровня VN-Cover Emulator - анализ покрытия с использованием аппаратной системы верификации VN-Cover - анализ покрытия кода и FSM VN-Check - конфигурируемая проверка HDL Foundation Models - IP компоненты ситемного уровня Verification Methodology Manual, 3rd Edition - 244 страницы Дополнительная информация : http://www.dac.com ==================================================================== 22 мая Axis Systems выпускает самую эффективную в мире систему верификации ==================================================================== Xtreme II симулирует, аппаратно ускоряет и эмулирует до 100 миллионов вентилей, предлагает до двух гигабайт памяти и работает на частоте до 1 Мгц. Xtreme-II в 20 раз меньше чем другие системы эмуляции. Дополнительная информация : http://www.axiscorp.com ==================================================================== 27 мая Cadence повышает производительность верификации ==================================================================== Улучшен Verification Cockpit с помощью технологии ABV (Assertion- Based Verification), поддерживаюшей Accellera стандарт Sugar 2.0 в NC-Sim и TestBuilder. Это позволяет разработчикам оформлять спецификации, требования и предположения как assertions в языках VHDL, Verilog, Testbuilder, а затем верифицировать их статически или динамически. Цена на такой Verification Cockpit - от $25,000. Продукты, симулирующие SystemC, будуn доступны с осени 2002 года по цене от $15,000. Дополнительная информация : http://www.cadence.com ==================================================================== 28 мая Co-Design Automation и Real Intent проведут на DAC 2002 семинар по формальной верификации встроенных систем ==================================================================== Разработчики используют assertion при описании и формальной верификации и симуляции встроенной системы. В фокусе семинара будет находиться CRSA (Co-Design and Real Intent Superlog Assertions), который предложен ими Accelera для включения в стандарт языка SystemVerilog. Будет использована стандартная платформа на базе процессора ARM и шины AMBA. Дополнительная информация : http://www.superlog.org http://www.co-design.com http://www.realintent.com http://www.dac.com ==================================================================== 28 мая Nazomi Communications имеет претензиии к ARM за нарушение патента по технологии акселерации Java для RISC и CISC процессоров ==================================================================== Вот фраза из патента Nazomi: "Аппаратный Java акселератор предназначен для разработки части виртуальной Java машины в аппаратном обеспечении для того, чтобы ускорить исполнение системой байткодов Java. Аппаратный Java акселератор предпочтительно должен осуществялть трансляцию байткода Java в собственные инструкции процессора. Комбинация аппаратного акселератора Java и процессора обеспечивает встроенное решение для исполнения Java программ в коммерческих приложениях". Nazomi была основана в сентябре 1998 года. Дополнительная информация : http://www.nazomi.com ==================================================================== 28 мая Verisity и eInfochips анонсировали новые eVC ==================================================================== Три новых eVC от eInfoChip: Fibre Channel, SONET и Gigabit Ethernet. Эти eVC конфигурируемы и повторно используемы. Fibre Channel eVC полностью совместима со стандартом FC-PH от ANSI и поддерживает топологии Point-to-Point и Fabric, режим Loop-back и сервис Basic Link. Она включает конфигурируемый генератор тестов. SONET eVC соответствует стандарту ANSI T1.105. Gigabit Ethernet eVC соответствует стандартам ISO/IEC 8802-3: 2000(E) и IEEE Draft P802.3ae/D4.0. Дополнительная информация : http://www.einfochips.com http://www.verificationvault.com http://www.verisity.com ==================================================================== 29 мая Fujitsu лицензировала ModelSim для симуляции Verilog ==================================================================== Дополнительная информация : http://www.model.com http://www.mentor.com ==================================================================== 29 мая CAST выпускает IP компоненты для кодирования/декодирования JPEG ==================================================================== IP компоненты соответствуют стандарту ISO/IEC 10918-1, поддерживают образы размером до 64k x 64k, четыре таблицы Хаффмана и квантизации. Проекты программируемые, полностью синхронные, с минимальными требованиями к памяти. Предполагается обработка 70 миллионов отсчетов в секунду для быстрых FPGA. Эти ядра пополнили библиотеку CAST gpIP, включающую 8- и 16-битные процессоры, периферийные устройства, шины, сетевые интерфейсы, устройства коммуникации и функции шифрования. CAST с 1993 года работает на рынке IP компонент. Дополнительная информация : http://www.alma-tech.com http://www.cast-inc.com ==================================================================== 29 мая Summit Design возвращается как независимая компания ==================================================================== Еще недавно это было подразделение Innoveda (System Level Design). Summit была ведущей фирмой на рынке высокоуровневого проектирования в 1994 году. Теперь цель Summit Design - поддержать старых пользователей и разрабатывать средства совместного проектирования программного и аппаратного обеспечения. Продукты Summit Design включают: Visual Elite (VE), HDLScore, Visual IP, VE System Design, VE System Architect, Virtual-CPU и Virtual Prototype. Дополнительная информация : http://www.sd.com ==================================================================== 30 мая Новые платформы от Intel для разработки сетевого процессора сокращают время параллельного проектирования программного и аппаратного обеспечения ==================================================================== Intel Hardware Developers Kit 1.0 обеспечивает детальной информацией о системной архитектуре, физических спецификациях и схеме. Intel Internet Exchange Architecture Software Developers Kit (SDK) v3.0. - это полный набор средств включая графический симулятор. Сетевой процессор IXP2800 предназначен для использования в высокоскоростных свичах и маршрутизаторах. Сетевой процессор IXP2400 был разработан для использования в мультисервисных ключах. Дополнительная информация : http://www.intel.com/pressroom