Новости SOC от Dacafe (http://www.dacafe.com), Май 2001 года =================================================================== 1 мая Altera создает сервисный центр CDC (Certified Design Cente) 1 мая Xilinx и AMCC выпустили Flexbus 4 - IP-ядро для FPGA Virtex, обеспечивающую 10ГБт/с для оптических сетей 1 мая Toshiba и Virage Logic совместно разрабатывают высокопроизводительные системы для сетевой обработки и телекоммуникаций 1 мая Sun Microsystems ипользует IP-ядро USB, разработанное inSilicon, в терминалах Sun Ray 1, 100 и 150. 1 мая Звукосинтезирующий чип DREAM (Altera) используется в новом сотовом телефоне фирмы TU-KA для воспроизведения музыки 2 мая Applied Micro Circuits Corp. продемонстрировала 40ГБт/сек при передаче данных в оптических сетях 2 мая EQUIPE использует отладчик DEBUSSY фирмы Novas при разработке оптического переключателя 3200 7 мая Ericsson выбрала Specman Elite для функциональной верификации 7 мая Improv Systems предлагает IDE, объединяющую ядра Jazz DSP и ARM MP. 7 мая System Compiler Designer повышает эффективость C/C++ проектирования 8 мая Конфигурируемоя ядро от eASIC проверено на UMC в технологии 0.18мкм 8 мая Mentor Graphics планирует переход на Linux для PLD 8 мая SoftConnex и Mentor Graphics сотрудничают, что бы обеспечить использование USB в RTOS VRTX 9 мая Mentor Graphics выпускает FPGA Advantage 5.0 9 мая ADMtek лицензировала ядра ARM для сетевых приложений 9 мая InTime Software поддержит разработку сложных чипов 14 мая Quickturn создала новое семейство высокопроизводительных средств верификации мультимедиа-систем. 14 мая Transmeta приобрела VStation-5M (разработка IKOS) для верификации процессоров и чипсетов 14 мая Innoveda выпускает DxDesigner 14 мая Micronas расширяет лицензионное соглашение с ARM 14 мая Forte Design Systems предлагает решать проблему верификации с помощью гига-методологии и пакета Quickbench Verification Suite 5.5 15 мая Atmel выпускает новый МК семейства 80C51 - T89C51AC2 15 мая Eureka выпускает IP-компоненты для Power PC 15 мая Alatek подписала с Aldec OEM-соглашение на 8 млн. долларов 15 мая Aldec выпускает Riviera IPT и повышает проиводительность верификации в 100 раз 16 мая Atmel выпустила новый микроконтроллер T89C51CC02, со встроенным CAN-контроллером. 18 мая Университетская программа Cypress развивается 21 мая Real Intent выпустила первую в EDA-индустрии масштабируемую систему формальной RTL-верификации 21 мая Applied Microsystems разработала эмулятор PowerTap для микропроцессора MPC7410 (Моторола) 22 мая Mentor Graphics выпускает PSP для Мотороловских процессоров 23 мая MOTOROLA выбрала отладочную систему DEBUSSY от NOVAS для своих электронных проектов 23 мая TTPCom разработала Bluetooth-интеграцию с MIPS32 в единой SOC-системе 29 мая SynaptiCAD, Prover Technology и @HDL лицензировали язык верификации e фирмы Verisity =================================================================== 1 мая Altera создает сервисный центр CDC (Certified Design Cente) В качестве сооснователей CDC выступили - Tality Corporation, Zaiq Technologies (North America) - Barco Silex, El Camino GmbH, Excel Consultants, Plextek, Reflex Consulting, Sci-Worx (Europe) - Northwest Logic, недавно приобретенная фирмой Altera Говорит Jim Douglas (Tality Corporation): "Основная цель - помочь пользователям услуг сервисного центра сократить время на разработку продуктов и вывода их на рынок". Основной SOPC (system on a programmable chip) продукт Altera - Excalibur позволяет использовать на одном чипе (APEX, APEX II, Mercury) логику, оперативную память, процессорные ядра Nios, ARM, MIPS и любые IP компоненты из обширного каталога. CDC обеспечивает проектирование системного уровня, включая IP интеграцию и настройку, проектирование по заказам от пользователей, разработку встроенного программного обеспечения. Дополнительная информация : http://www.barco-silex.com http://www.zaiqtech.com http://www.reflexconsulting.com =================================================================== 1 мая Xilinx и AMCC выпустили Flexbus 4 - IP-ядро для FPGA Virtex, обеспечивающее 10ГБт/с для оптических сетей =================================================================== Flexbus 4 соответствует стандарту OC-192. Цена - $14,995. Разработка была выполнена совместно с ModelWare, известным разработчиком виртуальных компонент для телекоммуникаций. Дополнительная информация : http://www.xilinx.com/ipcenter =================================================================== 1 мая Toshiba и Virage Logic совместно разрабатывают высокопроизводительные системы для сетевой обработки и телекоммуникаций =================================================================== Virage Logic выпустил настраиваемый пользователями по размеру, производительности (до 600 Мгц) и потребляемой мощности компилятор встроенной памяти для технологического процесса по нормам 0.15 мкм на предприятиях Toshiba. Компилятор состоит из 3-х семейств - High Density, High Speed и Ultra Low Power. High Speed компилятор переведен также на технологию 0.13 мкм. Генерруемые IP-ядра оперативной памяти могут быть использованы в самых разнообразных устройствах для телекоммуникаций и сетевой обработки, таких как переключатели, маршрутизаторы, модемы, сотовые телефоны, DVD-плейеры, устройства цифрового телевидения и ПК. Компиляторы разработаны также для промышленных технологий таких крупных изготовителей микросхем как TSMC, UMC, Chartered Semiconductor. Базовая цена - от $100,000. Дополнительная информация : http://www.viragelogic.com =================================================================== 1 мая Sun Microsystems ипользует IP-ядро USB, разработанное inSilicon, в терминалах Sun Ray 1, 100 и 150. =================================================================== Терминалы Sun Ray - эффективная по стоимости альтернатива персональным компьютерам в сетевых приложениях, базирующихся на серверной обработке. При работе всех приложений на сервере сокращаются расходы на поддержание системы в работоспособном состоянии, возрастает уровень безопасности данных, обеспечивается большая свобода в обновлении и реконфигурации программного обеспечения, и все это при значительном общем сокращении расходов на создание и развитие сети. К 2003 году, по оценкам International Data Corporation (IDC), рынок таких устройств превысит 6 миллионов штук. inSilicon (одно из подразделений Phoenix Technologies) - ведущий поставщик IP-компонент для телекоммуникации, включая такие продукты как Java-акселераторы JVX и JVXtreme, IP-компоненты для Bluetooth, Ethernet, USB, PCI и IEEE-1394. Дополнительная информация : http://www.insilicon.com =================================================================== 1 мая Звукосинтезирующий чип DREAM (Altera) используется в новом сотовом телефоне фирмы TU-KA для воспроизведения музыки =================================================================== Говорит Hiroshi Yasuda (TU-KA): "Наши пользователи могут загрузить свои любимые мелодии из нашей сети и прослушивать их с высоким качеством. Мы уже предлагаем 1000 мелодий, 150 мелодий будет добавляться каждый месяц". Этот новый чип Atmel DREAM SAM9755 был специально спроектирован для приложений типа Интернет/мобильный телефон. Чип включает звукосинтезатор, DSP-процессор для выполнения таких аудиоэффектов как реверберация, эхо др, 32К Х 16 бит RAM. Доступны различные множества звуковых таблиц. Обеспечивается низкое потребление энергии, используется компактный корпус CBGA100. Говорит Claus Dorner (DREAM S.A., подразделение Atmel): "Этот чип не только соответствует, но и превосходит новый стандарт GM-Liteo, который разрабатывается для портативных устройств таких как сотовые телефоны, игры и PDA (Personal Digital Assistant) комитетами AMEI и MMA, ответственными за MIDI стандарт." =================================================================== 2 мая Applied Micro Circuits Corp. продемонстрировала 40ГБт/сек при передаче данных в оптических сетях =================================================================== Устройство базируется на технологии SiGe (silicon germanium). Опытный образец выставляется специальной ДЕМО-лаборатории AMCC (AMCC Customer Demo Lab). Поддерживается стандарт OC-768. =================================================================== 2 мая EQUIPE использует отладчик DEBUSSY фирмы Novas при разработке оптического переключателя 3200 =================================================================== DEBUSSY - ведущая отладочная система VHDL/Verilog описаний аппаратного обеспечения при функциональной отладке - наиболее дорогостоящей и времязатратной части процесса верификации проекта. DEBUSSY помогает инженерам быстро обнаружить, локализовать и понять причины ошибок. Говорит Tim MacDonald (Equipe, руководитель группы верификации): "C DEBUSSY наша производительность увеличивалась до 10 раз. Debussy автоматически показывает нам, как соотносятся части проекта друг с другом." Платформа Equipe 3200 представляет собой несколько плат, на которых размещены процессоры, блоки памяти и FPGA. Чипы включают IP компоненты от третьих фирм. Дополнительная информация : http://www.equipecom.com http://www.novas.com =================================================================== 7 мая Ericsson выбрала Specman Elite для функциональной верификации =================================================================== Подразделения Ericsson, разрабатывающие GSM/3G мобильные системы и Bluetooth-устройства, уже используют Specman Elite фирмы Verisity для автоматизации создания тестовых наборов и построения мощной среды верификации проектов. Дополнительная информация : http://www.verisity.com =================================================================== 7 мая Improv Systems предлагает IDE, объединяющую ядра Jazz DSP и ARM MP. =================================================================== Improv Systems, пионер в конфигурируемых DSP для коммуникации и медиа, объявила о разработке новой IDE, позволяющей проектировать SOC с ARM RISC процессорами и Jazz DSP процессорами "на борту". Решение состоит из платы разработчика от Improv Systems для Jazz DSP, и непосредственный интерфейс к ARM Intergrator Board. Новый модуль Improv Jazz Rehearsal Core для ARM Integrator Platform представляет FPGA реализацию до 3-х Jazz процессоров, взаимодействующих с ARM по шине AMBA. Аппаратное обеспечение полностью интегрировано со средой разработки для Jazz, базирующейся на Java, продвинутом компиляторе, графической среде настройки Jazz-процессора, и поциклового симулятора системы команд. Говорит Steve Brightfield (Improv): "Существует огромная потребность интегрировать на одном чипе высокопроизводительные RISC-процессоры, такие как ARM, и DSP-функции. Мы не только обеспечиваем это, но еще привносим свои технологии конфигурации, которые обеспечивают эффективную разработку продуктов в столь разнообразном и быстро меняющемся рынке телекоммуникаций." Цена Improv Jazz Rehearsal Core для ARM Integrator Platform - $7500. Improv Systems разрабатывает и лицензирует конфигурируемые процессоры и платформы для Internet-телефонии, сетевой и мультимедиа обработки. Jazz DSP - программируемый, масштабируемый и конфигурируемый процессор цифровой обработки сигналов для пользовательской электроники и телекоммуникаций. Improv предлагает не только аппаратное обеспечение, но и полный набор инструментов, упрощающий быстрое проектирование на системном уровне и современную технологию компиляции и отображения проекта на Jazz DSP. Кроме того, Improv предлагает готовые платформы приложений. Дополнительная информация : http://www.improvsys.com =================================================================== 7 мая System Compiler Designer повышает эффективость C/C++ проектирования =================================================================== C Level Design - лидер в проектировании аппаратного обеспечения с помощью C/C++, разработала System Compiler Designer - завершенную среду разработки аппаратного обеспечения на базе C/C++. System Compiler Designer обеспечивает поддержку графического анализа результатов симуляции посредством стандартных VCD (value-change-dump)-вьюверов, автоматизацию регресионного тестирования для верификации сгенерированных HDL-описаний, мощные средства компиляции, позволяющие эффективно разрабатывать аппаратное обеспечение. Говорит Daniel Skilken (президент C Level Design): "Мы первые разработали систему синтеза HDL-описаний из ANSI C/C++ описаний. Сейчас мы обеспечили возможность использовать C/C++ параллельно с Verilog/VHDL, выполнять анализ проекта во время компиляции, отлаживать проект с помощью традиционных средств отладки и автоматизировать верификацию результатов синтеза С/С++ ->HDL." Анализатор StyleChecker, встроенный в System Compiler Designer, выполняет анализ C/C++ проекта, указывая на конструкции, которые будут формировать неэффективный или некорректный HDL код при синтезе. Говорит Mike Renault (ONEX Communications): "С StyleCheker я могу использовать C++ код аналогично тому, как использую HDL код в моем проекте, но симулировать в 300 раз быстрее." System Compiler Designer имеет возможность автоматически сгенерировать векторные регрессионные тесты для сгенерированных HDL-описаний. Входные воздействия и эталонные реакции сохраняются. Они могут быть использованы при симуляции сгенерированных HDL описаний, с автоматическим сравнением новых и старых результатов симуляции и сообщением об ошибках. System Compiler Designer будет доступен во втором квартале 2001 года по цене $95,000. Дополнительная информация : http://www.cleveldesign.com =================================================================== 8 мая Конфигурируемоя ядро от eASIC проверено на UMC в технологии 0.18мкм =================================================================== Первые производственные опыты показали, что eASICore обеспечивает одновременно и высокую производительность и высокую плотность. Говорит Zvi Or-Bach (президент eASIC): "Разработчики ASIC и SOC могут использовать наше конфигурируемое логическое ядро с минимальным риском. eASIC позволяет совмещать более дешевые ASIC технологии массового изготовления и сокращение времени выхода на рынок. Нужда в таких решениях тем более важна, поскольку изготовление требует затрат, выражающихся в семизначных числах. Теперь , будучи проверена в кремнии на UMC, ядро eASICore может быть использовано как встроенная конфгурируемая логика или оперативная память в различных SOC-приложениях, таких как телекоммуникации и сетевая обработка." Говорит Jim Ballingall (UMC): "Мы предлагаем нашим заказчикм доступ к IP-компонентам третьих фирм. eASICore - это отличное дополнение к нашему каталогу, поскольку оно предлагает гибкий выбор по критериям стоимость/ производительность" Архитектура eASICore базируется на собственной технологии, которая позволяет значительно сократить стоимость программирования. Кроме того, задержка распространения сигналов в eASIC значительно (от 10 до 100 раз) ниже чем таковая в обычных FPGA. Дополнительная информация : http://www.eASIC.com =================================================================== 8 мая Mentor Graphics планирует переход на Linux для PLD =================================================================== Многие из пользователей продуктов Mentor создают и ASIC и FPGA. Им требуются гибкие инструменты, которые позволят сохранить им существующие средства и методологии. Поскольку сложность устройств программируемой логики растет экспоненциально, растет и потребность в больших сетях высокопроизводительных рабочих станций и серверов для параллельного исполнения задач. ОС Linux как нельзя лучше подходит для управления такими сетями из соображений гибкости, надежности, стоимости. По оценкам Gartner Dataquest ('EDA User Wants and Needs, Jan. 8, 2001') 24% респондентов собираются измениь ОС в этом году и большинство из них предпочитает Linux. Говорит Walden C. Rhines (Mentor Graphics, CEO): "Мы уже два года на рынке Linux с такими требующим занчительных вычислений приложениями как симуляция и физическая верификация". В частности ModelSim работает под Linux с 1999 года. Далее планируется переводить под Linux следующие продукты: LeonardoSpectrum - для высокопроизводитльного синтеза HDL Pilot - для управления проектом HDL Detective - для анализа и документирования HDL Author - для тектосвого и графического редактирования проектов FPGA Advantage - для интеграции всех продуктов в единой среде разработки программируемых устройств Предполагется также появление продуктов по размещению и трассировке, а также других - по требованию рынка. =================================================================== 8 мая SoftConnex и Mentor Graphics сотрудничают, что бы обеспечить использование USB в RTOS VRTX =================================================================== Цель - интегрировать USBLink - программную разработку SoftConnex - в RTOS VRTX (Mentor Graphics). Это позволит использовать в VRTX разнообразные периферийные устройства, использующие USB (Universal Serial Bus), такие как MP3 плейеры, цифровые камеры, принтеры, с поддержкой низко (1.5 Мб/с), средне(12 Мб/с) и высоко-скоростных устройств. RTOS VRTX обеспечивает высокопроизводительное модульное решение для SOC и традиционных систем на плате. Поддерживая широкий спектр целевых процессоров и встраиваемых процессорных ядер, VRTX является лидером по надежности, эффективности использования памяти, производительности в реальном времени, и продвинутости средств разработки программного обеспечения. VRTX - многозадачная операционная система, широко применяющаяся с использованием ARM, MIPS, PowerPC и других RISC процессоров. USBLink поддерживает USB 1.1 и 2.0 и предоставляет среду разработки USB-драйверов. Цена USBLink - от $25,000 (с исходными текстами). SoftConnex Technologies - частная компания, представляющая наиболее полное USB-решение для встроенных систем. Дополнительная информация : http://www.softconnex.com =================================================================== 9 мая Mentor Graphics выпускает FPGA Advantage 5.0 =================================================================== FPGA Advantage 5.0 - улучшенная версия HDL-среды разработки, обеспечивающая редактирование и управление проектом, его симуляцию и синтез в FPGA. Введя возможность разработки систем из нескольких чипов, FPGA Advantage 5.0 упрощает разработку FPGA c многими миллионами вентилей, добавлена технология инкрементального синтеза, значительно улучшена производительность VHDL/Verilog симуляции, повышена эффективность командной работы. Поддерживаются интерфейсы Xilinx Core Generator и Altera MegaWizard. Цена, в зависимости от выбранных свойств, начинается от $12,000 для FPGA и от $45,000 для ASIC. Дополнительная информация : http://www.fpga-advantage.com =================================================================== 9 мая ADMtek лицензировала ядра ARM для сетевых приложений =================================================================== AMDtek лицензировала ARM7TDMI и ARM922T для своих сетевых приложений будущих поколений. Кроме IP ARM, в портфеле AMDtek уже имеются такие ключевые компоненты как Fast Ethernet MAC и PHY, Gigabit MAC, HomePNA PHY, Cardbus, USB и PCI. AMDtek ориентируется на быстрорастущие рынки SOHO (small office/home office), голос/данные и др. Первый продукт на базе ARM предполагается выпустить во втором квартале 2001 года. ARM процессоры могут иметь производительность от 60 Мгц (54 MIPS) до 1ГГц (более 1200 MIPS), маленькие размеры и низкое энергопотребление. В семействах ARM-процессоров обеспечена преемственность системы команд. Имеются все необходимые средства разработки. ADMtek (Taiwan) - быстро растущая компания, разрабатывающая ASIC для сетевой обработки. Дополнительная информация : http://www.admtek.com http://www.arm.com =================================================================== 9 мая InTime Software поддержит разработку сложных чипов =================================================================== В планах - создание Enterprise Engineering Management Software (EEMS) - программного обеспечения обеспечивающее эффективную командную разработку сложных микросхем. Выпуск этого ПО запланирован на вторую половину текущего года. В отличие от аналогов EEMS автоматически извлекает информацию из рабочих баз данных, обрабатывая их аналогично тому как действуют поисковики на WEB-серверах, и представляет необходимые отчеты членам команд и менеджерам проектов на протяжении всего проекта от выдвижения концепции до выпуска кристалла. InTime Software основана в 1999 году для разработки продуктов, упрощающих процесс проектирования от выдвижения концепций до выпуска кристалла. Дополнительная информация : http://www.intime-online.com =================================================================== 14 мая Quickturn создала новое семейство высокопроизводительных средств верификации мультимедиа-систем. =================================================================== Quickturn аннонсировала поступление в продажу средств верификации set-top boxes, HDTV(high-definition television)- устройств, устройств графики для PC, и мультимедиа-компонент для беспроводных 3G-продуктов. Данные средства верификации - полная среда совместной верификации программного и аппаратного обеспечения. Скорость эмуляции в 10000 раз быстрее, чем скорость симуляции соответствующих RTL-описаний в традиционных средствах. Современные SOC-приложения требуют интеграции в проект больших объемов програмного обеспечения и оперативной памяти. Новая среда верификации и отладки поможет пользователям решить следующие важные проблемы: - разрыв между скоростью "реального мира" и скоростью эмуляции. Теперь разработчики могут слышать реальное аудио- и видеть реальное видео во время верификации сложных мультимедиа проектов, прежде чем изготавливать кристалл - сокращение времени регрессионного тестирования проектов от дней или недель до минут - возможность совместной разработки и отладки программного и аппаратного обеспечения, поддерживается присоединение стандартных отладчиков к эмулируемому проекту - верификация взаимодействия между RISC или DSP процессорами и пользовательской логикой с высокой пропускной способностью, например с сопроцессорами для сжатия видео-информации. Уже дали положительные отзывы первые пользователи: SP3D (подразделение Philips Semiconductor) и Sanyo Electric. Возможности новой среды отладки мультимедиа-приложений: - разработка и отладка встроенного программного обеспечения на IBM PC (33 Мгц для шины PCI и 66 Мгц для шины PCI-X), взаимодействующего с проектом, эмулируемым в Quickturn-эмуляторе. Можно также параллельно отлаживать встроенное ПО для ARM7TDMI и ARM920T с помощью специального устройства CAB (component adapter board) - на вход эмулируемого проекта может поступать "живое" или ранее записанное видео с таких устройств как камкордер или цифровая камера - генерируемые эмулируемым проектом видеоданные могут сохраняться или воспроизводиться на LCD - разработано уникальне программное обеспечение для обнаружения данных, не соответствующих стандартному формату - сохранение аудио-данных - возможность присоединения к проекту стриммеров для генерации, сохранения и анализа данных в форматах MPEG2 и DVB. Дополнительная информация : http://www.quickturn.com/about/location.htm ================================================================ 14 мая Transmeta приобрела VStation-5M (разработка IKOS) для верификации процессоров и чипсетов ================================================================ Стоимость приобретенного VStation-5M - свыше 1 миллиона долларов. Transmeta намерена использоватть приобретение для ранней верификации аппаратных и программных компонент системы при разработке процессоров и чипсетов для Интернет приложений и лэптопов. Говорит Godfrey D'Souza (Transmeta): "Для Transmeta очень важно иметь возможность совместной верификации программного и аппаратного обеспечения на ранних этапах проектирования. IKOS - лучший, с нашей точки зрения, из продуктов, обеспечивающих такие возможности для проектов размером 3-5 миллионов вентилей". Основной продукт Transmeta - процессор Crusoe - микропотребляющий энергию, совместимый (с помощью специальной технологии Code Morphing) по системе команд c семейством процессоров Intel 80x86. VStation-5M обеспечивает верификацию проектов объемом до 5 миллионов вентилей, имеет память до 48 Мбайт и скорость эмуляции до 2 Мгц. Обеспечивается 100% видимость всех внутренних и внешних сигналов проекта. Размеры VStation-5M - 622 мм x 724 мм x 406 мм, вес - 50 кг, цена - от $455,000. Дополнительная информация : http://www.transmeta.com http://www.ikos.com ================================================================== 14 мая Innoveda выпускает DxDesigner ================================================================== DxDesigner - новый программный продукт, основанный на WEB-технологии, предназначенный для распределенного коллективного проектирования цифровых систем, и объединяющий ключевые технологии: - информационная система о компонентах - ввод и разделение информации о проекте - симуляция и топологическое проектирование - связь с изготовлением DxDesigner помогает географически распределенным коллективам координировать свои работы, используя единую централизованную библиотеку проектов. Существуют 3 конфигурации продукта: DxDesigner - для редактирования корпоративных проектов DxDesigner EE - дополняет предыдущую возможностью симуляции аналоговых, цифровых и смешанных проектов DxDesigner HSD - дополняет предыдущую возможностями проектирования печатных плат. DxDesigner планируется к выпуску в 3-м квартале 2001 года. Цена - от $1.750 до $35,000. Innoveda образовалась от слияния Viewlogic Systems и Summit Design, и последующего присоединения PADS Software. В результате в сфере интересов Innoveda находятся системное проектирование, проектирование плат и электромеханическое проектирование. Дополнительная информация : http://www.innoveda.com ============================================================= 14 мая Micronas расширяет лицензионное соглашение с ARM ============================================================= Micronas производит MP3 плейеры и другие устройтва для потребительской электроники на базе ARM7TDMI. ARM процессоры имеют диапазон производительности от 60 Мгц (54 MIPS) до 300 Мгц (400+ MIPS), малые размеры, микропотребление энергии, совместимость системы команд. Дополнительная информация : http://www.micronas.com http://www.arm.com =================================================================== 14 мая Forte Design Systems предлагает решать проблему верификации с помощью гига-методологии и пакета Quickbench Verification Suite 5.5 =================================================================== В настоящее время невозможно полностью моделировать и верифицировать RTL-описания использующие Verilog или VHDL. Предлагаемые Forte DS методология верификации и Quickbench 5.5 обеспечивают ультра-скоростную симуляцию и ультра-раннее начало процесса верификации. Разработчики могут писать тесты и функции на C/Cynlib, а также тесты на языке RAVE. Говорит Mark Keefer, (White Rock Networks): "Мы действительно начинаем системную верификацию еще перед тем, как начинаем разработку RTL. При этом RAVE используется для разработки тестов, а С - для разработки функций". Исполняемые и верифицированные С-описания могут быть далее разработаны на VHDL или Verilog. Цена QuickBench Verification Suite 5.5 начинается от $20,000. Forte Design Systems образована слиянием CynApps и Chronology. Дополнительная информация : http://www.ForteDS.com ================================================================= 15 мая Atmel выпускает новый МК семейства 80C51 - T89C51AC2 ================================================================= Микроконтроллер T89C51AC2 имеет 32Кбайт флеш-память с возможностью внутрисхемного программирования, а также встроенный 8-канальный 10-битный аналого-цифровой преобразователь. Работает на частоте 40 Мгц, напряжение питания - 5 вольт. Цена - $5.95 при партиях от 1000 штук. Контроллер предназначен для следующих приложений: домашние устройства, промышленное управление, управление комфортом и климатом в автомобиле. Дополнительная информация : http://www.atmel.com ================================================================= 15 мая Eureka выпускает IP-компоненты для Power PC ================================================================= Это компоненты оптиммизированы для CPLD Delta39K фирмы Cypress и соответствующих средств разработки, обеспечивающих графический ввод, симуляцию, средства анализа и синтез. Сами CPLD Delta39K широко применяются устройствах телекоммуникации, включая маршрутизаторы, свичи, серверы и терминалы. Названия новых компонент: EP201 - The PowerPC Bus Master EP100 - The PowerPC Bus Slave EC300 - The PowerPC Arbiter Все эти компоненты совместимы с микропроцессорами PowerPC, 603, 740, 750, и MPC8260. Эти и другие компоненты могут быть выбраны и проанализированы: http://www.cypress.com/pld/ipoasis Delta39K100 - CPLD обеспечивает 100,000 вентилей и 240 Кбит памяти Delta39K200 - CPLD обеспечивает 200,000 вентилей и 480 Кбит памяти Имеются специальные блоки FIFO-памяти и двух-входовой RAM. Eureka Technology, основана в 1993 году, ведущий поставщик IP для ASIC и PLD дизайнеров на базе процессоров PowerPC, ARM, MIPS, ARC, SH2-SH4. Дополнительная информация : http://www.eurekatech.com =================================================================== 15 мая Alatek подписала с Aldec OEM-соглашение на 8 млн. долларов =================================================================== В результате Aldec получила неисключительное право перепродавать HES технологии ускорения верификации, принадлежащие Alatek, как часть нового поколения Unix-продуктов HDL-симуляции от Aldec. Запатентованный в 1995 году аппаратный ускоритель от Alatek совместим со всеми ведущими симуляторами от Aldec, Cadence, Mentor Graphics и Synopsys. Design Verification Manager позволяет пользователю выбрать RTL блок на любом уровне иерархии и указать, что он должен эмулироваться аппаратно. Больше от пользователя не требуется никаких ручных действий, в то же время происходит существенное сокращение времени моделирования проекта. Аппаратно и программно моделируемые блоки взаимодействуют друг с другом на событийной основе с использованием коммуникационных протоколов PLI и FLI. Alatek, основанная в январе 1997 года, специализируется на разработке аппаратных ускорителей и создании IP-компонент. Alatek предлагает синтезируемые IP компонеты (высокого качества, по низкой цене), такие как: микроконтроллеры, периферийные устройства, интерфейсы с шинами. Симуляционные модели распространяются бесплатно. Дополнительная информация : http://www.alatek.com =================================================================== 15 мая Aldec выпускает Riviera IPT и повышает проиводительность верификации в 100 раз =================================================================== Riviera IPT - первый в EDA-индустрии продукт, обеспечивающий симуляцию RTL-описаний, интегрированную с технологией инкрементального прототипирования (от Alatek) для мультимиллионных проектов на базе ASIC для операционных систем UNIX, Linux, Windows NT. Ускорение верификации в 100 раз позволяет сократить время выхода на рынок с нескольких месяцев до нескольких недель. Инкрементальная технология прототипирования от Alatek позволяет верифицировать устройства, включающие IP ядра, языковые проекты и существующие аппаратные блоки. Riviera IPT включает Design Verification Manager от Alatek, Library Manager, HDL Editor, Waveform Viewer и ядро VHDL/Verilog симуляции от Aldec. Доступны 2 версии: v800 (до 200,000 ASIC вентилей) и V2000 (до 500,000 ASIC вентилей). Цена v2000 - $135,000. Распространение Riviera IPT начнется в августе 2001 года. Дополнительная информация : http://www.aldec.com =================================================================== 16 мая Atmel выпустила новый микроконтроллер T89C51CC02, со встроенным CAN-контроллером. =================================================================== Поддерживаются CAN-сети с узлами типа 2.0A и 2.0B. Кроме того, "на борту" T89C51CC02: 16Кбайт флеш-памяти, внутрисистемная программируемость посредством CAN или UART, 2 Кбайт загрузочной флеш-памяти физически разделенной с основной памятью. Важное свойство T89C51CC02 - удвоение внутренней тактовой частоты, что обеспечивает скорость передачи данных по CAN-шине до 1Мбит/сек при внешней тактовой частоте 8Мгц. Имеются также 2 кбайт-ное EEPROM для данных пользователя, 8-канальный 10-битный ADC и 512 байт RAM. Обеспечена полная поддержка отладочными средствами. Цена $5.20 для партий в 10,000 штук. Дополнительная информация : http://www.atmel.com ================================================================= 18 мая Университетская программа Cypress развивается ================================================================= Она предлагает учебным заведениям бесплатно или по значительно сниженным ценам программное обеспечение (WARP), аппаратное обеспечение, учебные материалы. WARP помогло Cypress стать поставщиком номер 1 VHDL/Verilog средств проектирования для PLD (более 27,000 инсталляций). Простота использования привела к тому, что многие университеты в Европе выбрали CPLD и средства их разработки от Cypress для обучения своих студентов. Дополнительную информацию об университетской программе Cypress можно найти по адресу: http://www.cypress.com/pld/university/index.html Продукцию Cypress потребляют такие компании как Alcatel, Cisco, Ericsson, Lucent, Motorola, Nortel Networks, 3Com. Дополнительная информация : http://www.cypress.com ================================================================= 21 мая Real Intent выпустила первую в EDA-индустрии масштабируемую систему формальной RTL-верификации ================================================================= Иерархическая (запатентованая!) методология автоматически комбинирует результаты формальной верификации блоков нижнего уровня при формальной верификации блоков более высокого уровня. Такой подход позволяет резко сократить сроки формальной верификации для крупных проектов. Анализ целостности проекта производится автоматически, кроме того, пользователь может вставлять проверочные HDL-предложения непосредственно в код проекта. Verix 2000, производство которого началось с июля 2000 года, уже используется в таких фирмах как Broadcom, TI, ATI, VxTel, NVidia, Lightsand, Luminous Networks и др. Цена подписки на годичную лицензию от $50,000. Real Intent была основана в июле 1998 года, как результат пионерских исследований по формальной верификации, проводимых в University of California (Berkeley), the University of Colorado (Boulder), Carnegie Mellon University (Pittsburgh, PA), the University of Illinois (Urbana) и Stanford University (California). Дополнительная информация : http://www.realintent.com ================================================================= 21 мая Applied Microsystems разработала эмулятор PowerTap для микропроцессора MPC7410 (Моторола) ================================================================= MPC7410 - это второй МП Моторолы в семействе PowerPC процессоров 4-го поколения, предназначенного для высокопроизводительных телекоммуникационных приложений. PowerTAP, с помощью CodeTEST и LiveCODE, обеспечивает полную видимость и управление регистрами процессора, памятью, битовыми полями, регистрами Altivec и системой инструкций, гарантируя эффективную отладку. Поддерживаются ведущие компиляторы для Power PC, включая Metrowerks, GNU, Green Hills, MetaWare, Diab с помощью Elf/Dwarf и Stabs конверторов. Цена - от $5,490. Дополнительная информация : http://www.amc.com ================================================================= 22 мая Mentor Graphics выпускает PSP для Мотороловских процессоров ================================================================= PSP - Processor Support Package - средство интеграции модели процессора в среду совместной отладки программного и аппаратного обеспечения Seamless от Mentor Graphics. Предполагается поддержать 2 процессора: MPC8240 и MPC755. Mentor Graphics использует имеющиеся у Моторолы симуляционные модели процессоров для ускорения получения результата. MPC8240 базируется на ядре PowerPC 603 и включает еще 4 независимых устройства для телекоммуникационных приложений, значительно сокращая таким образом стоимость и сроки разработки систем, где размер, потребление энергии и производительность - критические ресурсы. MPC755 - высокопроизводительный, микропотребляющий 32-битный микропроцессор, ориентированный на встроенные приложения - развитие MPC750. PSP для MPC755 уже доступен по цене $30,000. PSP для MPC8240 предполагается распространять с сентября 2001 года тоже по цене $30,000. Кроме того, Mentor Graphics уже распространяет PSP для других процессоров от Моторолы, включая MPC603e, MPC740/750, MPC7400, MPC860 и MPC8260. Дополнительная информация : http://www.mentor.com/seamless ================================================================= 23 мая MOTOROLA выбрала отладочную систему DEBUSSY от NOVAS для своих электронных проектов ================================================================= Debussy повышает производительность разработчика, сокращая время, требуемое на то, что бы понять сложный проект и автоматизируя поиск и изоляцию ошибок. Систему Debussy установлена более 7000 раз по всему миру. Дополнительная информация : http://www.novas.com ================================================================= 23 мая TTPCom разработала Bluetooth-интеграцию с MIPS32 в единой SOC-системе ================================================================= TTP Communications объявила о интеграции синтезируемого ядра Bluetooth 1.1 с синтезируемым ядром MIPS32. Ядро Bluetooth 1.1 поставляется как полностью синтезируемое VHDL описание со специальными скриптами для ASIC- и FPGA- синтеза, а также полной средой верификации, включая тесты. Программное обеспечение протокола поставляется как полный набор портируемых и конфигуируемых ANSI C текстов, вместе со средой компиляции, линковки и тестирования. Обобщенная абстракция ядра интерфейса упрощает поддержку новых процессорных ядер и различных операционных систем. Дополнительная информация : http://www.ttpcom.com ================================================================= 29 мая SynaptiCAD, Prover Technology и @HDL лицензировали язык верификации e фирмы Verisity ================================================================= SynaptiCAD лицензировала язык верификации e для своей инструментальной системы генерации тестов TestBencher Pro, которая позволяет пользователю создавать графически временные диаграммы. Планируется генерировать описания созданных таким образом тестов на языке e и специальные скрипты для эффективного взаимодействия со Specman Elite. Prover Technology доказывает формальное соответствие проекта его спецификациям. Планируется дать возможность использовать язык e для описания свойств проекта, подлежащих проверке. @HDL планирует полностью интегрировать свой AFV (Adaptive Functional Verification) с продуктом Verisity - Specman Elite. Дополнительная информация : http://www.verisity.com http://newit.gsu.by