Новости SOC от Dacafe (http://www.dacafe.com), Март 2001 года =================================================================== 8 марта Robert Bosch GmbH выбрала MercuryPlus фирмы Quickturn для эмуляции неисправностей в проектах следующих поколений 12 марта Mentor Graphics выпустила HDL Designer Series 12 марта Aldec сформировала отдел HES - Hardware Embedded Simulation 13 марта Certify SC от Synplicity обеспечивает быструю верификацию прототипов на одном чипе 13 марта Toshiba выбрала CoSy для разработки С-компиляторов для своих DSP-процессоров 13 марта STMicroelectronics выбрала SPW фирмы Cadence для поддержки проектирования систем на базе нового DSP ST100 14 марта Simutech и Alba обеспечивают новый IP сервис 14 марта Palmchip выпустила SOC-платформу на базе процессора ARC для MP3 устройств 15 марта Texas Instruments выбрала Specman Elite фирмы Verisity для верификации ASIC 19 марта C Level Design передает методологию CycleC международным организациям Open SystemC Initiative (OSCI) и Accellera 19 марта C Level Design присоединяется к инициативе SpecC 19 марта TransEDA приобрела iMODL (компанию по верикации IP) 19 марта Axis и ARM разрабатывают инструмент совместной верификации проектов встроенных систем, использующих процессоры от ARM 19 марта Совместная разработка Synchronicity и Mentor Graphics 19 марта Siroyan приняла технологию XRAY для разработки отладочных средств 19 марта Beach Solutions разработала EASI (Embedded Application System Interface) технологию для платформы MediaStream фирмы Partnus 20 марта picoTurbo создала периферийные устройства picoPACK SOC для шины AMBA 20 марта Cadence расширяет поддержку INTERNET-средств проектирования на уровне предприятий. 20 марта Учебные VHDL и Verilog курсы фирмы Aldec 21 марта Новые IP фирмы Altera расширяют ее лидерство на рынке DSP 29 марта Cadence выпускает TestBuilder 1.0 30 марта Amphion разработала ядро MPEG-2 для цифрового ТВ =================================================================== 8 марта Robert Bosch GmbH выбрала MercuryPlus фирмы Quickturn для эмуляции неисправностей в проектах следующих поколений =================================================================== Robert Bosch GmbH разрабатывает критичные к безопасности электронные системы управления автомобилем. Говорит Peter van Staa (Robert Bosch GmbH) мы оценили продуты всех ведущих компаний поставляющих эмуляторы. Среда эмуляции и отладки MercuryPlus от Quickturn показала наилучшие качество и производительность. Положительно нами оценена также служба On-line поддержки фирмы Quickturn." Система эмуляции MercuryPlus базируется на специальных FPGA, оптимизированных для эмуляциии обеспечивает наилучшую скорость компиляции, емкость, производительноть отладки, точность моделирования, зачастую обеспечивая 3 или более цикла (модификация-компиляция-моделирование) проекта за день. Более детальная информация: http://www.quickturn.com =================================================================== 12 марта Mentor Graphics выпустила HDL Designer Series =================================================================== HDL Designer Series - семейство новых инструментов для выполнения сложных проектов на VHDL и/или Verilog. HDL Designer Series покрывает все аспекты рекатирования и управления проектом: HDL Pilot - для управления проектом HDL Detective - для анализа проекта HDL Author - для текстового и графического документирования HDL Designer - интегрирование всех вышепречисленных возможностей HDL Designer Series вобрал в себя все лучшее из возможносей Renoir фирмы Mentor Graphics (MG) и технологий фирмы Escalade, которую MG недавно приобрела. HDL Pilot - Менеджер Одна из наиболее важных проблем управления проектом - обеспечение того, что бы проекты постоянно и эффективно использовались повторно внутри проектирующей организации. HDL Pilot обеспечивает удобное средство навигации и управления проектами. HDL Detective - Анализатор Нынешние методологии повторного использования проектов вынуждают разработчиков тратить ценное время на поиски сотен HDL файлов, необходимых, что бы понять структуру проекта повторно используемого блока. HDL Detective упрощает создание и поддержку FPGA, ASIC и SOC проектов на всех этапах разработки обеспечивая визализацию текущего состояния проекта и автоматически генерируя документацию для вновь созданого HDL-компонента, в том числе HDL-текст транслируется в его графическое представление, упрощая инженерам процесс восприятия чужих HDL текстов. HDL Author - Создатель HDL Author позволяет разрабатывать новые проекты в тестовом, графическом виде или в их комбинации. Имеется также возможность автоматической генерации хорошо структурированного HDL-текста для проектов любой сложности. Особую сложность для проектировщиков представвляет описание интерфейсов с повторно используемыми IP блоками. HDL Author опирается на запатентованную концепцию Interface Based Design (IBD). IBD обеспечивает структур интерфесов проектов в удобном для восприятия и компактном текстовом табулированном формате. Графические возможности HDL Author обеспечивают редактирование функциональных схем, графов состояний, блок-схем и таблиц истинности. Цена на HDL Designer Series - от $4,000 для одномашиннной постоянной лицензии. Более детальная информация: http://www.mentor.com/hdldesigner =================================================================== 12 марта Aldec сформировала отдел HES - Hardware Embedded Simulation =================================================================== Первый продукт, который был выпущен этим отделом, базируется на запатентованном процессе встроенной симуляции аппаратного обеспечения, который делает аппаратные ускорители прозрачными для пользователя, достигая в то же время значительного улучшения производительности симуляторов. Основная цель продуктов HES - семейства - оптимизировать производительность существующих инструментов верификации проектов, в первую очередь таких как HDL симуляторы от Aldec, Cadence, Mentor Graphics и Synopsys. Достигнутое типичное ускорение таких симуляторов 10 - 1000 раз решающим образом сокращает время верификации проектов. Используя протоколы PLI и FLI, HES-акселератор взаимодействует с HDL-симуляторами на событийной основе. Инженер может переключить модели в симуляторе на модели в HES-акселераторе, более того, новые модели помут быть добавлены во время симуляции как в симуляцию, так и в HES-акселерацию. Это позволяет использовать инкрементальные технологии проектирования, что существенно сокращает сроки разработок. HES-акселераторы работают под UNIX, Linux и Windows NT и полностью совместимы с продуктами от Cadence, Model Technology, и симуляторами от Aldec: Riviera и Active-HDL. В отличие от эмуляторов HES-акселераторы не требуют никакой предустановки и автоматически взаимодействуют со всеми ведущими HDL симуляторами. Более детальная информация: http://www.aldec.com =================================================================== 13 марта Certify SC от Synplicity обеспечивает быструю верификацию прототипов на одном чипе =================================================================== Synplicity Inc. - ведущий поставщик средств верификации проектов в инфраструктуре INTERNET - выпустила новый программный продукт - Certify SC (Single Chip). Certify SC, интегрированный со средствами отладки ChipScope от Xilinx, предназначен для быстрого прототипирования части ASIC на FPGA. При этом обеспечивается полный внутренний отладочный доступ без внесения изменений в исходный RTL код, аналогично тому как это имеет место при работе с симуляторами. Certify SC позволяет графически добавить IP модули ChipScope и присоединить их к RTL-проекту без изменения исходного кода. А уже Certify SC и ChipScope генерируют соответствующий FPGA-проект, с указанными отладочными возможностями. Кроме того, предыдущие версии Certify содержали средства выбора любой внутренней линии и соединения ее с выбранным внешним контактом FPGA. Хотя это свойство и обеспечивало дополнительные отладочные возможности, в условиях ограниченного количества свободных внешних контактов, оно имело ограниченное применение. Certify SC обеспечивает мультиплексирование внутренних сигналов на внешних контактах. Интересным свойством Certify SC является извлечение блоков (black-box extraction), которое позволяет инженеру-проектировщику удалить IP-блок, блок памяти или логическую функцию из проекта и внести соответствующее описание в "черный ящик". Как только такой блок введен в устройство, Certify SC аккумулирует этот блок, автоматически устанавливая соединения. Этот автоматический процесс исключает необходимость возвращаться к изменению RTL-кода ASIC и перезагрузке его в FPGA. Certify SC имеет дополнительные средства поддержки перепроектирования ASIC-модулей. Например, многие проекты использовали формат DesignWare для сумматоров, мультиплексоров и счетчиков. Certify SC обеспечивает импорт DesignWare модулей и перенос их в RTL текст. Кроме того, многие IP библиотеки для ASIC сгенерированы в формат .lib . Certify SC автоматически читает файлы в формате .lib и конвертирует их в формат RTL. Synplicity намеревается начать продажи Certify SC во втором квартале 2001 года. Предполагаемая цена - $35,000. Поддерживамые операционнные системы - Windows NT/2000 и UNIX (Solaris & HP). Более детальная информация: http://www.synplicity.com =============================================================== 13 марта Toshiba выбрала CoSy для разработки С-компиляторов для своих DSP-процессоров =============================================================== Обычно только язык ассемблера поддерживался для разработки встроенного программного обеспечения (ВПО). Однако это ВПО становится все более и более сложным и сответственно растет потребность в С-компиляторах. В большинстве телекоммуникационных проектов С используется на уровне системного проектирования, а затем разрабатывается аналогичный ассемблерный код для DSP. Использование С-компилятора может резко сократить сроки разработки. Говорит Takeshi Yoshimoto (Toshiba): "Мы выбрали CoSy для разработки С-компиляторов для наших DSP процессоров, потому что CoSy хорошо себя зарекомендовала себя при использовании многими другими фирмами". CoSy разработана фирмой ACE (Associated Compiler Experts) Открытая система CoSy помогает разработчикам компиляторов создавать продукты оптимизированные под произвольную архитектуру - от 4-битного DSP до 256-битного VLIW-процессора. CoSy поддерживает разработку компиляторов для широкого спектра языков, включая C. C++, Fortran и Java. Более детальная информация: http://www.ace.nl ================================================================== 13 марта STMicroelectronics выбрала SPW фирмы Cadence для поддержки проектирования систем на базе нового DSP ST100 ================================================================== DSP ST100 предназначен для использования в сотовых телефонах, телекоммуникационных системах и мультимедиа-устройствах. DSP ST100 имеет высокопрозводительную 32-битную load/sore архитектуру с несколькими вычислительными устройствами. Версия ST120 имеет два ALU, и два MAC (multiply-accumulate). Пользователь может выбрать одну из трех систем команд, обеспечивая комбинированные возможности производительной обработки сигналов и эффективного управления как в микроконтролерах. SPW (Signal Processing Worksystem) уже оснащена новым симуляром системы команд ядра ST100, соотетствующими отладочными возможностями и документацией. С компилятор и символьный отладчик обеспечиваются фирмой Green Hills Software. Симулятор системы команд ядра ST100 и необходимая документация могут быть получены бесплатно с сайта Cadence (для платформы Sun Unix). SPW - это среда проектирования, симуляции и разработки электронных систем. Она учень удобна при разработке алгоритмов, проектировании фильтров, генерации С кодов, совместной разработке программного и аппаратного обеспечения и синтезе аппаратного обеспечения. В SPW имеется широкий выбор полиморфных библиотек для телекоммуникационных и мультимедиа применений таких как : GSM EDGE, 3GPP, Bluetooth, JPEG2000 и MPEG2. Более детальная информация: http://www.cadence.com STMicroelectronics (ранее SGS-THOMSON Microelectronics) производит самые разнообразные устройства цифровой электроники. Более детальная информация: http://www.st.com ================================================================ 14 марта Simutech и Alba обеспечивают новый IP сервис ================================================================ Sumutich - пионер удаленной оценки IP блоков объявил новый сервис eValab IP Service на базе центра Alba. Службы eValab IP Services являются естественным продолжением предыдущих продуктов Simutech, которые включили в свою работу такие поставщики и пользователи IP компонент как Toshiba, Infineon, Amphion, Palmchip и такие организации как ISLI (Institute for System Level Integration) в Шотландии и IPTC (the IP Trading Company) в Японии. Пилотный проект IP4EVAL (try before you buy), выполненный совместно Simutech и Alba определил требования к службе eValab IP Service. Neill Francis (The Alba Centre) говорит: "On-line оценка IP компонент, предшествующая их лицензированию, это ключевой момент во всей цепи коммерческого распространения IP компонент посредством Internet". Оновные элементы службы eValab IP Services включают: - Set Up Services: Они помогают пользователям в создании "готовых к оценке" базовых плат, ориентированных на прикладные разработки сценариев, и WEB-интерфейсов. Эти сценарии поддерживаются в форме интерактивных документов (iDatasheets), доступных через интерфейс броузера, или в форме интерактивных лабораторий (iLab), доступных с помощью Java- клиентов. - Hosting Services: Эти сервисы поддерживаются посредством множества специализированных серверов фирмы Simutech, которые адаптируются под пользователей с помощью базовых плат и оценочных сценариев. Поставщики обычно вносят оплату по принципу "pay per use" и поддерживают соответствующие безопасность и управление работами/ данными. - Profiling Services: Эти сервисы позволяют поставщикам получить важную информацию о том, что именно изучали пользователи в режиме on-line. Эта информация позволяет поставщикам IP лучше настраивать свои оценочные сценарии. Работу всех служб планируется начать во втором квартале 2001 года. Более детальная информация: http://www.albacentre.com =================================================================== 14 марта Palmchip выпустила SOC-платформу на базе процессора ARC для MP3 устройств =================================================================== Pamchip и ARC распространяют эту SOC платформу в виде исходных RTL текстов моделей и тестов. IDC (International Data Corp.) предсказывает рост рынка MP3 устройств в США с 1.3 миллиона штук, проданных в 2000 году до 6.7 миллионов штук в 2003 году. Малое энергопотребление и требования сжатия данных идеальный рынок для встроенных систем. Комбинация процессора ARC, программного обеспечения для MP3 и интегрирующей архитектуры Palmchip хорошо подойдут для аудио-устройств с малым потреблением энергии. SOC платформа PALM-FC-6710 поддерживает MMC (MultiMediaCard) устройства, звуковые входной и выходной каналы, последовательные интерфейсы включая UART и USB, DMA-контроллер и управление питанием. Она интегрирует ARC RISC процессор и 8 Кбт SRAM для CPU. Контроллер памяти поддерживает до 4 Мбт внешней памяти и отображенных на память портов ввода/вывода. Второй UART обеспечивает порт взаимодействия с отладочными средствами. Говорит Melissa Jones (Palmchip): "Добавление конфигурируемого процессора ARC к нашей платформе для разработки SOC обеспечивает эффективную адаптацию под прикладную задачу". Более детальная информация: http://www.palmchip.com/?feed=flexiSOCdesigndoc http://www.arccores.com ================================================================== 15 марта Texas Instruments выбрала Specman Elite фирмы Verisity для верификации ASIC ================================================================== TI использовала Specman Elite последние два года во многих важных проектах. Во время разработки Bluetooth устройств Specman Elite обеспечил возможность верифицировать совместно программное и аппаратное обеспечение на ранних этапах проектирования и найти критические ошибки, которые в противном случае могли быть найдены только после изготовления кристалла. Более детальная информация: http://www.verisity.com ================================================================== 19 марта C Level Design передает методологию CycleC международным организациям Open SystemC Initiative (OSCI) и Accellera ================================================================== Говорит Daniel Skilken, президент C Level Design: "Мы достигли значительных успехов во всем мире используя нашу методологию CycleC. Мы осознали, что мы дождны поделиться своими знаниями, для того что бы ускорить принятие C/C++ как стандарта языков описания аппаратного обеспечения следующего поколения. Мы намерены эффективно взаимодейтвовать с OSCI и Accellera" CycleC - это методология проектирования с поцикловой адекватностью, базирующаяся строго на ANSI C/C++. Описания аппаратного обеспечения, написанные в стиле CycleC симулируются на порядки быстрее, чем в традиционных HDL-симуляторах. Поскольку CycleC проекты написаны на ANSI C/C++, они могут быть скомпилированы стандартным C/C++ компилятором и симулироваться без ядра симуляции. Они могут также компилироваться в среде C++ библиотек, таких как SystemC и совместимы с SRM (Semantic Reference Manual), которое сейчас разрабатывается CWG (C Working Group) Accellera. OSCI разрабатывает открытую платформу моделирования, обеспечивающую рост проектирования, основанного на использовании C, обмен C++ моделями системного уровня и совместное проектирование программного и аппаратного обеспечения. Моделирующая платформа SystemC, спецификации, исходные тексты и документация могут быть загружены с сайта http://www.systemc.org Accellera была сформирована в марте 2000 года объединением OVI (Open Verilog International) и VI (VHDL International) для выработки будущих стандартов проектирования. Дополнительная информация : http://www.accellera.org C Level Design, Inc., была основана в 1997 для разработки средств автоматизации системного уровня. Эти средства позволяют создавать, симулировать и верифицировать проекты, используя C/C++, с повышенной производительностью симуляции, а затем конвертировать C/C++ описание аппаратного обеспечения в соответствующие HDL описания. C Level Design является членом таких консорциумов как SystemC, SpecC, Accellera и VSIA. Более детальная информация: http://www.cleveldesign.com ================================================================== 19 марта C Level Design присоединяется к инициативе SpecC ================================================================== Говорит Daniel Skilken, президент C Level Design: "Конверегенция C/C++ диалектов системного проектирования - необходимое условие принятия C/C++ как стандарта языка описания проектов следующего поколения". Говорит Daniel Gajski, профессор, директор Центра для Встроеных Компьютерных Систем в Университетте Калифорнии, Ирвине, создатель спецификации SpecC: "Усилия C Level Design достаточно хорошо совпадают с усилиями консорциума SpecC". Цель SpecC Technology Open Consortium (STOC) - создать стандартные языки и форматы для обмена информацией на уровне системных спецификаций проектов с использованием технологий SpecC. Разработанный в Калифорнийском университете, SpecC предназначен для поддержания развития продукта от спецификации до реализации. Язык SpecC устанавливает множество абстрактных уровней выше RTL и множество правил преобразования описаний с одного уровня на другой, таким образом поддерживая естественный переход от спецификации к реализации. Более детальная информация: http://www.specc.org =================================================================== 19 марта TransEDA приобрела iMODL (компанию по верикации IP) =================================================================== iMODL разрабатывает программное обеспечение верификации IP компонент и автоматизации тестирования на системном уровне. Продукты от iMODL базируются на моделировании системы, в которой разрабатываемый чип будет функционировать, обепечивая реальные сценарии трафика и автоматическую проверку ошибок, сокращая время на создание пользовательских компонент такой системы. В настоящий момент iMODL имеет библиотеку IP компонент, включающую BFM (bus functional models) и контроллеры протоколов для следующих процессоров от Intel: McKinley, Foster, Itanium, Pentium 4, Pentium III, Pentium II Pentium Pro; нескольких процессоров от MIPS, мониторы и агенты для PCI, PCI-X и других стандартных шин. Эти модели работают совместно с системой автоматизированной разрабоки тестов системного уровня iControl. Продуктами iMODL пользуются Bull, Fujitsu, Hewlett Packard, Hitachi, IBM, NEC, ServerWorks, Siemens-Nixdorf, SGI, Unisys и некоторые другие. TransEDA разрабатывает средства верификации проектов, которые обеспечивают проверку корректности HDL текстов, анализ их "покрытия тестами", анализ тестов и конечных автоматов. Продуктами TransEDA пользуются 18 из 20 ведущих производителей чипов. Более детальная информация: http://www.transeda.com =================================================================== 19 марта Axis и ARM разрабатывают инструмент совместной верификации проектов встроенных систем, использующих процессоры от ARM =================================================================== Axis присоединилась к ARM EDA Partnership Program, которая теперь включает AXYS Design Automation, Cadence, CoWare, IKOS, Innoveda, Mentor Graphics, Synopsys and Virtio. Axis и ARM будут интегрировать технологию RCC (ReConfigurable Computing) от Axis с моделями процессоров ARM и соответсвующей средой отладки программного обеспечения. Говорит Mike Tsai, президент Axis: "Наши пользователи постоянно говорили нам, что нынешние средства совместной верификации программного и аппаратного обеспечения слишком медленно работают, кроме того их сложно устанавливать и эксплуатировать особенно для разработчиков программного обеспечения. Наши совместные с ARM усилия должны устранить эти проблемы верификации проектов". Одно из ключевых преимуществ технологии Axis заключается в возможности непосредственно соединить модели процессоров от ARM с Axis эмулятором, обеспечивая значительно более высокую производительность совместной верификации программного и апппаратного обеспечения, чем это было доступно до сих пор. Говорит Duncan Bryan (ARM): " Axis владеет технологией, которая позволит нашим пользователям верифицировать их встроенное программное обеспечение задолго до того, как соответствующие аппаратные прототипы будут изготовлены". ARM разрабатывает и лицензирует 16/32 битные высокопроизводительные, дешевые, малопотребляющие RISC микропроцессоры. Более детальная информация: http://www.arm.com Axis Systems поставляет высокопроизводительные средства верификации проектов. Более детальная информация: http://www.axiscorp.com ================================================================== 19 марта Совместная разработка Synchronicity и Mentor Graphics ================================================================== Synchronicity, лидер в разработке WEB-продуктов проектирования объявила о создании интерфейса между своей разработкой DesignSyncо (мульти-сайтной средой управления проектами) и HDL Designer Series от Mentor Graphics для платформ Unix и Windows NT. Проекты становятся все больше и сложнее, зачастую привлекая разработчиков, расположенных в разных местах и даже разных компаниях. Управление процессом проектирования в таких случаях становится чрезвычайно трудным, именно в таких ситуациях приходят на помощь продукты от Synchronicity: DesignSyncо, ProjectSyncо, IP Gear. Они обеспечивают эффективное управление данными проекта, делают возможными параллельную разработку и взаимодействие членов команды на одном или нескольких предприятиях. Более детальная информация: http://www.synchronicity.com =================================================================== 19 марта Siroyan приняла технологию XRAY для разработки отладочных средств =================================================================== Это соглашение обеспечивает дальнейшее проникновение Mentor на быстро растущий рынок средств разработки программного обеспечения для SOC. Siroyan использует технологию XRAY как основу для разработки собственной среды отладки, настраиваемой пользователем, в которой он сможет разрабатывать и отлаживать свое прикладное программное обеспечение. Значительным фактором, повлиявшим на принятое Siroyan решение, была возможность XRAY предоставлять пользователям простой в использовании интерфейс во время отладки. Кроме того, возможности XRAY по мульти-процессорной отладке в высшей степени соответствуют новой SIP (Scalable Integrated Processor) архитектуре, которая соединяет RISC, DSP и управление памятью на одном чипе. Говорит Ken Will, основатель Siroyan: "Ключевой фактор в нашей стратегии - дать пользователю полную цепочку инструментов - компиляторы, симуляторы и отладчики, настраиваемые на целевую конфигурацию". Siroyan спроектировала новую VLIW архитектуру - назвав ее Opus, которая объединяет RISC и CISC элементы, делая ее идеальной платформой для потребительских устройств, таких как сотовые телефоны, устройства связи с Интернет, цифровое телевидение, цифровое видеовещание. Рынок инструментальных систем для встроенного прогаммного обеспечения на распутье. Поскольку старые аппаратные платформы со стандартными процессорами заменяются на SOC платформы, системное програмное обеспечение тоже должно эволюционировать. Что бы уменьшить возникающие проблемы верификации программного обеспечения, Mentor Graphics предлагает сейчас технологию отладки XRAY как платформу, на которой другие компании могут построить свои отладочные средства. Говорит Michael Kaskowitz, генеральный менеджер Embedded Software Division (Mentor Graphics): "Наша новая лицензионная модель -это реакция на изменение в мире SOC. Возникают новые компании, разрабатывающие аппаратное обеспечение, однако предлагаемые ими процессорные архитектуры трудно использовать без наличия стандартного набора системного программного обеспечения. В таком случае они могут воспользоваться нашими технологиями, такими как XRAY." XRAY обеспечивает единый отладочный интерфейс на всех стадиях процесса разработки SOC, включая симуляцию, интеграцию, совместную верификацию программного и аппаратного обеспечения и эмуляцию. Технология XRAY в значительной степени сокращает время, необходимое для обнаружения и устранения проблем в мульти-процессорных системах. Посредством Seamless (Mentor Graphics) отладчик XRAY может быть использован для параллельной отладки програмного и аппаратного обеспечения, позволяя верифицировать программы инициализации и драйверы устройств вместе с вентильной симуляцией целевого аппаратного обеспечения. Разработка прикладного программного обеспечения может происходить даже в отсутствие аппаратного обеспечения при использовании XRAY отладчика и симулятора системы инструкций. Наконец, будучи присоединенным к окончательному варианту целевого аппаратного обеспечения посредством JTAG интерфейса XRAY отладчик может обеспечить полный контроль над процессором, обеспечивая быстрое завершение проекта. Дополнителтьную информацию о технологии XRAY можно получить : http://www.mentor.com/embedded Siroyan Limited - это компания, основанная в июне 1999 года в Великобритании для создания SOC систем нового поколения для применения в телекоммуникационных и мультимедиа устройствах. Более детальная информация: http://www.siroyan.com ================================================================== 19 марта Beach Solutions разработала EASI (Embedded Application System Interface) технологию для платформы MediaStream фирмы Partnus ================================================================== При использовании EASI-GEN (от Beach Solutions), атрибуты интерфейсов всех программируемых периферийных блоков любой встроенной системы сохраняются в единую базу данных. И затем значительное число требуемых средств управления данными могут быть автоматически сгенерированы, в том числе полные и дакументированные С библиотеки для тестирования и разработки драйверов, документы для разработки аппаратного обеспечения, шинные интерфейсы на VHDL/Verilog. Другой инструмент, который называется EASI-Programmer дает структурный доступ к сгенерированным С библиотекам, обеспечивая быструю разработку драйверов устройств и прикладного программного обеспечения. Говорит Terry McCloskey, директор Beach Solutions: "Мы рады поддержать Partnus и ее пользователей современными технологиями". Beach Solutions это великобританская компания, которой уже 5 лет. Она занимается консультациями и разработкой программного обеспечения встроенных систем. Более детальная информация: http://www.beachsolutions.com Parthus - это ирландская компания, известная как поставщик IP компонент. Более детальная информация: http://www.parthus.com ================================================================= 20 марта picoTurbo создала периферийные устройства picoPACK SOC для шины AMBA ================================================================= picoTurbo ведущий разработчик 16/32 битных RISC микропроцессоров с системой инструкций ARM 4T разработала платформу picoPACK. Эта платформа содержит широкий спектр периферийных IP компонент, совместимых с шиной AMBA (advanced microcontroller bus architecture), требуемых для разработки развитых SOC систем на базе микропроцессоров picoTurbo. Набор периферийных устройств picoPACK включает интерфейсы памяти, шинные мосты к AHB (AMBA high-performance bus), APB (AMBA peripheral bus), PCI (peripheral component interface) и VCI (virtual component interface); LCD контроллеры, таймеры и системы ввода- вывода. Более детальная информация: http://www.picoturbo.com ================================================================= 20 марта Cadence расширяет поддержку INTERNET-средств проектирования на уровне предприятий. ================================================================= Cadence запустила IPinfraNET - улучшенную систему управления IP компонентами посредством Internet технологий, включающую следующие подсистемы: - IP Registration Пользователи определяют характеристики и параметры каждого типа IP - Database Management Новая система управления, сохранения и контроля корректности данных об IP компонентах, включает также систему санкционирования доступа к IP компонентам. - Issues and Usage Tracking Обеспечивает отслеживание активности пользователей в системе. - Browsing and Searching Быстрый многоуровневый персонифицированный доступ ко всем компонентам в базе данных - IP Protection Поддерживает 128-битное шифрование - IP Exchange Обеспечивает безопасное распространение IP компонент посредством Internet. Система IPinfraNET распространяется по цене от $500,000 в зависимости от количества серверов и клиентов. Серверное программное обеспечение работает на Solaris и HPUX. PC или Unix клиенты требуют только броузера Netscape. Более детальная информация: http://www.cadence.com =================================================================== 20 марта Учебные VHDL и Verilog курсы фирмы Aldec =================================================================== 3 года назад Aldec начала свою учебную программу, что бы помочь своим пользователям стать более эффективными HDL разработчиками. Aldec начала курсами "Введение в VHDL" с ценой $99. Пользователи выразили пожелания в более интенсивном обучении. Aldec разработала еще 2 курса "Intermediate VHDL" и " Advanced VHDL", кроме того, добавила лабораторные работы в курс "Введение в VHDL". В прошлом году были добавлены Verilig курсы, а также курсы по разработке тестов для обоих языков. В настоящее время Aldec предлагает курсы различных уровней по проектированию, тестированию и синтезу на VHDL и Verilog. Хотя во время курсов используется Aldec-HDL, пользователи других инструментальных систем также получают требуемые знания, поскольку во время обучения на курсах применяется "независимый от поставщиков" подход к обучению. В котором минимизировано изучение конкретных инструментов. Другой фактор, влияющий на успешность обучающей программы Aldec, это доступность. Aldec предлагает учебные курсы в 100 различных городах США, в то время как многие другие обучающие компании концентрируются в основном в крупных технологических центрах. Двухдневный "Intermediate" VHDL или Verilog курс стоит только $599 (это на 30-80% дешевле чем у большинства конкурентов). Пятидневный "On-line" курс для 10 инженеров стоит только $12,000. Aldec предполагет обучить 2,000 инженеров только в этом году. Более детальная информация: http://www.aldec.com =================================================================== 21 марта Новые IP фирмы Altera расширяют ее лидерство на рынке DSP =================================================================== В настоящее время Altera владеет около 50 IP для цифровой обработки сигналов, которые можно использовать при разработке SOC в следующих прикладных областях: беспроводные устройства третьего поколения, LMDS (local multipoint distribution system), MMDS (microwave multipoint distribution system), и спутниковые коммуникации. По прогнозам Forward Concepts, использование FPGA в DSP приложениях будет ежегодно расти на 37% в течение пяти ближайших лет, это значительно выше, чем рост применения DSP процессоров. IP компоненты цифровой обработки сигналов от Altera имеют дружественный GUI интерфейс MegaWizard, предлагающий интуитивную гибкую среду для выбора необходимых параметров. Все IP клмпоненты были тщательно протестированы на соответствие стандартам IEEE. IP компонеты фирмы Altera включают FEC (forward error correction) компоненты, такие как Reed Solomon, Viterbi, и Turbo; компоненты модуляции, такие как NCO compiler; шифрующие компоненты, такие как DES; и другие компоненты, например FIR compiler и FFT. Цифровые фильтры обеспечивают важные функции в проектах цифровой обработки сигналов. Два важнейших класса цифровых фильтров FIR (finite impulse response)-фильтры и IIR (infinite impulse response) фильтры. IIR Compiler поставляется фирмой Altera с ценой $7,995. Constellation mapper/demapper поставляется с ценой $3,995. Более детальная информация: http://www.altera.com/IPmegastore =================================================================== 29 марта Cadence выпускает TestBuilder 1.0 =================================================================== TestBuilder 1.0 - новая версия библиотеки C++ классов для разработки тестов, которая включает выражения над событиями, поддерживает и VHDL и Verilog. С этими улучшениями, TestBuilder 1.0 расширил C++ до полнофункционального языка верификации проектов для производственного использования. Говорит Rahul Razdan (Cadence): "Мы думаем, что TestBuilder станет открытым стандартом для верификации. С момента открытия сайта www.testbuilder.net в сентябре 2000 года, он был посещен 165,000 раз 4,100 уникальными посетителями. Было совершено 1400 загрузок библиотеки C++ классов TestBuilder". TestBuilder 1.0 обеспечивает возможности создавать случайные тесты, также как и управляемые ограничениями тесты, и самопроверяющие тесты. Поскольку он основан на стандартном языке программирования С++, можно использовать огромное количество соответствующих С++ инструментов (отладчики, UML кодогенераторы, анализаторы кодов, средства системного проектирования и т.д.) Говорит Hiroshi Hosokawa (Canon Inc, SoC Design Center): "Мы только что завершили сравнительную оценку TestBuilder с другими ведущими средствами разработки тестов, и мы были сильно поражены его надежностью и гибкостью". Cadence предлагает однодневные семинары в написании тестов и трехдневные семинары в разработке TVM (transaction verification modules) Библиотека C++ классов TestBuilder 1.0, а также дополнитльная информация и документация могут быть получены с сайта: http://www.testbuilder.net =================================================================== 30 марта Amphion разработала ядро MPEG-2 для цифрового ТВ =================================================================== Amphion Semiconductor (ранее известная как Integrated Silicon Systems) о разработке IP компоненты для MPEG-2 видео-декодирования. CS6650 способна декодировать MPEG-2 (и MPEG-1) видео-потоки в реальном времени. CS6650 занимает только 1.3 мм2 и ижеально подходит в применении в потребительской электронике. Работая вместе с другими компонентами такими как CS3000 Channel Coding, CS6650 формирует сердцевину SOC-плтаформы для видео-систем следующего поколения. Amphion - ведущий поставщик ASVC (application-specific virtual components) для мультимедиа и коммуникационных SOC - платформ. Amphion распространяет IP-компоненты для сжатия видео и графики, кодирования аудио информации. IP компоненты от Amphion обеспечивают повышение производительности в 10-1000 раз по сравнению с DSP процессорами. Более детальная информация: http://www.Amphion.com http://newit.gsu.by