Новости SOC от Dacafe (http://www.dacafe.com), Февраль 2001 года =================================================================== 1 февраля В программно-аппаратный комплекс DeskPOD фирмы Simpod добавлена поддержка процессоров фирмы MIPS Technologies. (MIPS32 4Kc, 4Kp, 4Km и MIPS64 5Kc) 5 февраля Axis Systems предлагает высокопроизводительную систему для верификации SOC 7 февраля QuickBench фирмы Chronology - эффективный инструмент верификации проектов 12 февраля Разрабатывается единый API для эмуляции 12 февраля Новый интерфейс из Active-HDL для управления исходными файлами 14 февраля Сертификация процессора Xtensa III фирмы Tensilica 19 февраля MercuryPlus - ICE система от фирмы Quickturn 20 февраля Новое процессорное ядро от MIPS Technologies для ультра-микропотребляющих "Smart Card" применений 20 февраля Платформа PalmPak для разработки SOC доступна через VCX 20 февраля Поддержка совместной верификации для DSP-процессоров фирмы Texas Instruments. 20 февраля Выпуск новой версии ModelSim 5.5 фирмы Model Technology 21 февраля Коммуникационные ядра от Xilinx и Mentor Graphics 21 февраля Aldec выпускает Active-HDL 4.2XE (Xilinx Edition) 26 февраля Журнал EDN включил аппаратный ускоритель Hammer 50/32 фирмы Tharas Systems в финал конкурса "Инновация года" 28 февраля Фирма Fujitsu Siemens Computers лицензировала ядра picoTurbo (pT-100 и pT-110) для своих новых SOC проектов =================================================================== Тематическая систематизация ============== Ускорение верификации SOC-проектов ================ 1 февраля В программно-аппаратный комплекс DeskPOD фирмы Simpod добавлена поддержка процессоров фирмы MIPS Technologies. (MIPS32 4Kc, 4Kp, 4Km и MIPS64 5Kc) 5 февраля Axis Systems предлагает высокопроизводительную систему для верификации SOC 7 февраля QuickBench фирмы Chronology - эффективный инструмент верификации проектов 12 февраля Новый интерфейс из Active-HDL для управления исходными файлами 12 февраля Разрабатывается единый API для эмуляции 20 февраля Платформа PalmPak для разработки SOC доступна через VCX 20 февраля Поддержка совместной верификации для DSP-процессоров фирмы Texas Instruments. 20 февраля Выпуск новой версии ModelSim 5.5 фирмы Model Technology 21 февраля Aldec выпускает Active-HDL 4.2XE (Xilinx Edition) 26 февраля Журнал EDN включил аппаратный ускоритель Hammer 50/32 фирмы Tharas Systems в финал конкурса "Инновация года" ================ Новости процессорных ядер ===================== 14 февраля Сертификация процессора Xtensa III фирмы Tensilica 20 февраля Новое процессорное ядро от MIPS Technologies для ультра-микропотребляющих "Smart Card" применений 21 февраля Коммуникационные ядра от Xilinx и Mentor Graphics 28 февраля Фирма Fujitsu Siemens Computers лицензировала ядра picoTurbo (pT-100 и pT-110) для своих новых SOC проектов ================================================================== =================================================================== 1 февраля. В программно-аппаратный комплекс DeskPOD фирмы Simpod добавлена поддержка процессоров фирмы MIPS Technologies. (MIPS32 4Kc, 4Kp, 4Km и MIPS64 5Kc) =================================================================== DeskPOD использует реальный чип, что бы обеспечить поцикловую модель процессора в Verilog и VHDL симуляторах. Такой подход (в отличие от программных моделей) обеспечивает полную функциональность и возможность исполнения программного обеспечения. Для анализа и отладки исполняемого программного обеспечения предлагается использовать символьный отладчик MULTIa фирмы Green Hills Software, Inc. DeskPOD может использоваться в проектах, включающих процессор и его цифровое окружение. Разработчиками аппаратного обеспечения - для верификации этого цифрового окружения и разработчиками программного обеспечения - для тестирования программного обеспечения (ПО) инициализации системы, диагностического ПО и драйверов устройств. Система DeskPOD тесно интегрирована с наиболее популярными логическими симуляторами фирм Cadence, Synopsis, Mentor и Fintronic. Возможно использование нескольких систем DeskPOD для верификации мультипроцессорных проектов. Цена одного комплекса DeskPOD с поддержкой MIPS-процессоров - от $58,000 и выше. Более детальная информация: http://www.simpod.com 5 февраля Axis Systems предлагает высокопроизводительную систему для верификации SOC =================================================================== IP Builder - новый продукт Axis Systems - позволяет безопасно распространять модели IP-компонент для использования их в продуктах Axis Systems. Основываясь на запатентованной Axis Systems технологии RCC (ReConfigurable Computing), инструментальные системы от Axis Systems обеспечивают единую базу данных симуляции программного обеспечения, ускорения симуляции, эмуляции аппаратного обеспечения и совместной верификации программного и аппаратного обеспечения. IP Builder позволяет поставщикам IP компонент предоставлять пользователям ускоренные модели встроенных процессоров, не поставляя исходных текстов соответствующих IP, для чего IP Builder компилирует IP компоненты в BOM-(Binary Object Model)компоненты, которые отображаются на элементы RCC. Поставщики IP компонент используют средства от Axis System для верификации своих IP компонент, а затем обрабатывают их IP Builder-ом, что бы защитить их от несанкционированого распространения. В то же время, такие "защищенные" IP компоненты могут полнофункционально использоваться для предварительной оценки качества IP и даже рабочей верификации пользовательских проектов до приобретения соответствующих IP. Планируется, что IP Builder начнет распространяться во 2-ом квартале 2001 года. Минимальная цена - $95,000. Более детальная информация: http://www.axiscorp.com 7 февраля QuickBench фирмы Chronology - эффективный инструмент верификации проектов ================================================================== QuickBench интегрирует следующие средства верификации проектов с использованием VHDL/Verilog симуляторов: 1. QuickBench Modeler - система моделирования временных диаграмм 2. QuickBench Sequencer - система генерации транзакций 3. RAVE - язык описания процессов, управляемых потоками данных,который может быть использован для управляемой генерации случайных данных и контроля на уровне транзакций. Более детальная информация: http://www.chronology.com Положительный опыт использования QuickBench имеет фирма White Rock Networks (http://www.whiterocknetworks.com), основанная в ноябре 1999 года и уже выросшая до 150 сотрудников. WRN занимается разработкой высокоскоростных транспортных оптических систем. 12 февраля Разрабатывается единый API для эмуляции =================================================================== Консорциум разработчиков включает такие фирмы как IKOS, STMicroelectronics, Mentor, Aptix, CoWare, TransEDA, Synopsis. Фирма IKOS предложила в качестве базы API, разработанный ею с целью обеспечения взаимодействия C-программ, исполняемых на рабочей станции с тестируемым проектом, который функционирует в VStation - эмуляторе от IKOS, обеспечивающем производительность до 1MHz. Этот API позволяет интегрировать многочисленные продукты от разных разработчиков, такие как интеллектуальные системы подготовки тестов, средства проектирования системного уровня и др. с эмуляцией аппаратной части проекта. Первая версия этого API с названием TIP (Transaction Interface Portal) была разработана в IKOS год назад. Консорциум по разработке нового API в настоящее время активно взаимодействует с двумя другими организациями - SystemC и Acellera, выразившими интерес в распространении первой версии нового API среди своих членов до конца марта 2001 года. Новый API должен обеспечить стандартный, ориентированный на транзакции, подход с многочисленными каналами передачи сообщений между программными моделями, исполняющимися на рабочих станциях и RTL-моделями, исполняющимися в эмуляторе. Более детальная информация: http://www.ikos.com 12 февраля Новый интерфейс из Active-HDL для управления исходными файлами =================================================================== Интерфейс SRCI (Source Revision Control Interface) позволяет пользователям поддерживать целостность проекта и особенно полезем при разработке крупных SOC-систем с помощью Intranet и Internet. Непосредствено из Active-HDL пользователи могут управлять всеми исходными файлами. Типичные обеспечиваемые функции: - загрузить исходный проект в базу данных и обеспечить взаимодействие с ним под управлением системы контроля - посмотреть историю доступа и изменения файлов - показать различия между версиями проекта - автоматическая устновка опции "только для чтения" в случае использования проекта другим разработчиком - автоматическая проверка файлов при закрытии проекта. Интерфейс SRCI обеспечивает взаимодейтвие со всеми популярными системами контроля исходных текстов в том числе: Microsoft Visual SourceSafe, ClearCase, MKS Integrity, Perforce, StarBase, and QVCS. При выполнении проектов, включающих более одного миллиона вентилей такие системы становятся жизненно необходимыми. Начальная цена Active HDL 4.2 с возможностью SRCI составляет $5,200. Более детальная информация: http://www.aldec.com 14 февраля Сертификация процессора Xtensa III фирмы Tensilica =================================================================== Сертификацию проводила организация EEMBC (The EDN Embedded Microprocessor Benchmark Consortium). Chris Rowen, призидент фирмы Tensilica, сказал : "Данные сертификации подтверждают, то что уже знают организации, лицензировавшие наши продукты: технологии настраиваемых процессорных ядер от фирмы Tensilica могут дать увеличение в производительности на один или несколько порядков по сравнению с процессорами с жестко фиксированной функциональностью." Процесс сертификации проходил в два этапа. Сначала было протестировано стандартное ядро процессора. Следующий этап был организован для того, что бы показать значительное улучшение результатов при добавлении к базовому процессору инструкций, сконфигурированных пользователем с помощью TIE (Tensilica Instruction Extension) компилятора. Были созданы три пользовательские конфигурации - по одной для каждого из набора тестов EEMBC для потребительской электроники, сетевых применений и телекоммуникаций. Все конфигурации тестировались на частоте 200 Мгц, и были предназначены для технологии 0.18 микрон. Для того, что бы сделать результаты тестирования более объективными, фирма Tensilica привлекла молодого специалиста, который прошел стандартный 3-дневный курс обучения работе с TIE. Утверждается, что он не имел предварительного опыта проектирования процессоров. Он потратил 10 недель на разработку всех трех конфигураций. Результаты сравнения производительности стандартного ядра с оптимизированными находяться в диапазоне от 4X (в четыре раза быстрее) для теста "Packetflow" до 830X для теста "Convolutional Encoder". В среднем имеется повышение производительности 2.2X для сетевых применений 37X для телекоммуникации 17X для потребительской электроники Подробности о тестах можно найти : http://www.eembc.org http://www.tensilica.com Tensilica основана в 1997 году. На сегодняшний день ее разработки лицензировали в алфавитном порядке: Berkeley Wireless Research Center, Cisco Systems, Fujitsu Limited, Galileo Technology, National Semiconductor, NEC Corporation, NTT, ONEX Communications, TranSwitch Corporation и ZiLOG. The EDN Embedded Microprocessor Benchmark Consortium (EEMBC) основан в апреле 1997 года для разработки наборов тестов производительности процессоров во встроенных системах для различных областей применения. Наборы тестов от EEMBC включают как реальные проблемы, так и специально разработанные "искусственные" тесты. Всего набор тестов EEMBC Версия 1.0 включает 37 алгоритмов. В консорциум EEMBC входят следующие фирмы: Altera, AMD, ARC, ARM, Analog Devices Inc., ATI Technologies, BOPS, Cadence, Conexant Systems, DSP Group, Equator Technologies, FlexSilicon, Fujitsu Microelectronics, Green Hills Software, Hitachi America Ltd., Improv Systems, IBM Corporation, Imsys, Infineon Technologies, Integrated Device Technology, Intel, Lucent, Metaware, Metrowerks, Microchip Technology, MIPS Technologies Inc., Mitsubishi, Motorola, National Semiconductor, NEC, Panasonic, Philips, QED, SandCraft, STMicroelectronics, Siroyan Ltd., Sun Microsystems, 3DSP, Tensilica, Texas Instruments, Toshiba, Transmeta, Trimedia, и Wind River (DIAB). 19 февраля MercuryPlus - ICE система от фирмы Quickturn =================================================================== Ray Turner (Quickturn) утверждает: "Основные достоинства MercuryPlus - Скорость компиляции свыше одного миллиона вентилей в час, - среда отладки, исключающая перекомпиляцию, - высокая скорость исполнения все это необходимо сегодня для эффективной верификации SOC-проектов". Charlie Simon (Texas Instruments) говорит: "Системы эмуляции от Quickturn сегодня явлются существенной составляющей среды разработки проектов в TI, особенно на этапе совместной верификации программного и аппаратного обеспечения. MercuryPlus обеспечивает 20-кратное повышение производительности компиляции и эмуляции проекта, по сравнению с основными конкурентами. В основе этого лежат специальные технологии разработки FPGA, оптимизированных для эмуляции" MercuryPlus начал продаваться с сентября 2000 года, и сейчас доступен на следующих платформах : Solaris, Hewlett Packard HP-UX, и IBM AIX. Начальная цена - $595,000. Quickturn обеспечивает специальные службы QuickCycles, TtME "арендного" использования MercuryPlus посредством Internet. Цены таких услуг зависят от размера проекта, продолжительности верифицикации и уровня сервиса. Более детальная информация: http://www.quickturn.com 20 февраля Новое процессорное ядро от MIPS Technologies для ультра-микропотребляющих "Smart Card" применений ================================================================== MIPS32 4KSc - синтезируемое 32-битное высокопроизводительное и ультрамикропотребляющее энергию процессорное ядро, с новой архитектурой SmartMIPS. Архитектура SmartMIPS оптимизирована под такие операционные платформы как "Java Card" фирмы Sun Microsystems и "Windows for Smart Card" фирмы Microsoft и соответствует требованиям продвинутой криптографии и безопасных транзакций. Соответствование повышенным криптографическим требованиям обеспечено добавлением специальных инструкций для эффективной криптографической обработки, в том числе исполнения таких алгоритмов как RSA, DES, AES и ECC. Основные технические характеристики : -- Технология: 0.18 микрон -- Частота : 0 - 100 Мгц -- Образец криптографической производительности : аутентификация 1024-битной RSA - сигнатуры обеспечивается менее чем за 100 миллисекунд -- Потребление энергии: 0.5 мВ/Мгц при питании 1.8В (не учитывая энергопотребление кэш-памяти) -- Размер ядра: 1.5 мм2 - (без учета кэш-памяти) Процессоры от MIPS Technologies на сегодня лицензированы следующими компаниями: Alchemy Semiconductor, Inc., Altera Corporation, ATI Technologies, Inc., Atmel Corporation, Broadcom Corporation, Centillium Communications, Inc., Chartered Semiconductor Manufacturing, Ltd., Conexant Systems, Inc., empowerTe l Networks, Inc. (ранее известная как Lara Technology, Inc.), ESS Technology, Inc., Gemplus International S.A., Integrated Device Technology, Inc. (IDT), inSilicon Corporation, Integrated Telecom Express, Inc. (ITeX), LSI Logic Corporation, Macronix Americ a, Inc., Metalink, Ltd., Micron Technology, Inc., General Instrument Corporation (приобретена Motorola, Inc.), NEC Corporation, NeoMagic Corporation, NKK Corporation, Palmchip Corporation, Philips Semiconductors International B.V., Quantum Effect Devices , Inc. (приобретена PMC-Sierra, Inc.), QuickLogic Corporation, Sandcraft, Inc., SiByte, Inc. (приобретена Broadcom Corporation), Sony Corporation, Synova, Inc., Taiwan Semiconductor Manufacturing Company, TeraLogic, Inc., Texas Instruments Incorporated, Toshiba Corporation , Excess Bandwidth Corporation (приобретена Virata Corporation). Более детальная информация: http://www.mips.com 20 февраля Платформа PalmPak для разработки SOC доступна через VCX =================================================================== VCX (Virtual Component Exchange http://www.thevcx.com) - первый портал для основанного на Internet-технологиях коммерческого распространения IP компонент - начал функционировать два года назад. Платформа PalmPak основывается на интегрирующей архитектуре CoreFrame фирмы Palmchip и содержит все необходимые периферийные функции, требуемые для базовой SOC, в том числе такие как : системный и watchdog-таймеры, программируемые контакты ввода/вывода, контроллер прерываний, контроллер памяти, и , наконец, UART (совместимый с 16450), который можно использовать для отладки программ, наблюдения за системой, загрузки и выгрузки данных. Palmchip Corp. (основана в 1996 году) разрабатывает и лицензирует конфигурируемые IP платформы для SOC на базе своей архитектуры CoreFrame. Эта технология является независимой от процессора, ввода/вывода и изготовителя, позволяя разработчикам использовать IP от различных источников. Более детальная информация: http://www.palmchip.com 20 февраля Поддержка совместной верификации для DSP-процессоров фирмы Texas Instruments. ================================================================== TI и Mentor Graphics достигли соглашения о распространении пакетов поддержки процессоров (PSP - Processor Support Packages) для DSP и микроконроллеров фирмы Texas Instruments в составе Seamless CVE. Говорит Serge Leef (Mentor Graphics): "Мы уже обеспечили поддержку семейств таких процессоров как Power PC, MIPS, ARM и считаем важным добавить к ним TI DSP". Пакеты поддержки процессоров от TI базируются на существующих симуляторах процессоров от TI и взаимодействуют с Seamless CVE через специальный "слой адаптации". В первоначальное соглашение включены PSP для следующих процессоров от TI: c27x, c54x, c55x, c62x, ARM925. Планируется добавление новых PSP по мере поступления новых симуляторов от TI. По оценкам Gartner Dataquest Mentor Graphics занимает 66% рынка совместной верификации программного и аппаратного обеспечения, которому предсказывается ежегодный рост 36.2% в ближайшем будущем. Seamless обеспечивает совместную симуляцию программного обеспечения в XRAY, и аппаратного обеспечения в ModelSim. Более детальная информация: http://www.mentor.com/seamless 20 февраля Выпуск новой версии ModelSim 5.5 фирмы Model Technology =================================================================== ModelSim - ведущий VHDL/Verilog симулятор. Основные достоинства новой версии : - в 2-4 раза повышена производительность симуляции - в 2-3 раза снижены требования к оперативной памяти во время симуляции - добавлена возможность (Waveform Compare) сравнения сигналов во времени, обеспечивающая текстовый отчет и графический интерфейс, что упрощает создание среды регрессионного тестирования и ускоряет отладку проектов - добавлена возможноть (Signal Spy) удобного отслеживаная сигналов в VHDL/Verilog проекте на любом уровне иерархии, без необходимости модифицировать существующий код - добавлена возможность (Waveform File Compression) сжатия в среднем в 10 раз файлов со значениями сигналов. ModelSim 5.5 будет выпущен в марте 2001 года. Предполагаемая цена на постоянные лицензии - от $4,995 для версий ModelSim PE (Personal Edition) до $19,000 для версий ModelSim SE (Special Edition). Возможны также временные лицензии. Более детальная информация: http://www.model.com 21 февраля Коммуникационные ядра от Xilinx и Mentor Graphics =============================================================== T1/E1 Framer и T1 Deframer будут продаваться и поддерживаться как LogiCORE продукты от Xilinx и Inventra продукты от Mentor Graphics. Оба ядра оптимизированы для следующих FPGA- семейств от Xilinx: Virtex, Virtex-E и Spartan-II. T1/E1 ядра полностью соответствуют стандартам G.704 (G.706, G.732, G.733) и поддерживают мультифреймовую структуру. Цена - $5,000 за каждое. Дополнительная информация : http://www.xilinx.com/ipcenter http://www.mentor.com/inventra 21 февраля Aldec выпускает Active-HDL 4.2XE (Xilinx Edition) ================================================================= Разработанная специально для устройств Xilinx, Active-HDL 4.2XE повышает скорость симуляции на 40% по сравнению с предыдущей версией Active-HDL 4.0XE. Специальное свойство (Seamless Xilinx Foundation Series Import) позволяет пользователям Active-HDL 4.2XE импортировать все Xilinx Foundation проекты, схемы и библиотеки в новую среду HDL - верификации. В ядро симуляции встроена библиотека SIMPRIM, что обеспечивает возрастание скорости симуляции в 50 раз. VHDL симулятор соответствует стандарту IEEE 1076-87/93. Verilog симулятор соответствует стандарту IEEE 1364-95. Active-HDL 4.2XE поддерживает логический синтез средствами от Exemplar, Synplicity, Synopsys и Xilinx Synthesis Technology (XSTT) непосредственно из Flow Manager. Все интерфейсы базируются на скриптах Tcl/Tk позволяя пользователям испоользоватьь программное обеспечение для синтеза по своему усмотрению Цена - $2,995 за версию включающую в себя: Менеджер проекта, HDL редактор, Редактор графа состояний, Графический редактор функциональных схем, Генератор тестов, Редатор и вьювер сигналов, Ядро симуляции VHDL или Verilog по выбору. Поддержка в течение первого года также включена в эту цену. Более детальная информация: http://www.aldec.com 26 февраля Журнал EDN включил аппаратный ускоритель Hammer 50/32 фирмы Tharas Systems в финал конкурса "Инновация года" ================================================================== Hammer 50/32 улучшает возможности логического проектирования при разработке SOC ускоряя симуляцию. Инженеры могут продолжать использовать известные средства верификации, включая Verilog-симуляторы, отладчики, генераторы тестов и C-модели. Hammer 50/32 предлагает абсолютно новый подход к ускорению RTL-симуляции. Tharas Systems, основанная в 1998 году, разрабатывает простые в использовании аппаратные акселераторы для RTL-проектирования, которые взаимодействуют с уже существующими средствами разработки. Более детальная информация: http://www.tharas.com 28 февраля Фирма Fujitsu Siemens Computers лицензировала ядра picoTurbo (pT-100 и pT-110) для своих новых SOC проектов =================================================================== pT-100 и pT-110 - 32-битные высокопроизводительные процессоры с низким энергопотреблением, имеют 5-ступенчатый конвейер, выполняют одну инструкцию за такт. Система инструкций совпадает с системой инструкций процессора ARM версии 4T. pT-110 имеет встроенный кэш- контроллер. Более детальная информация: http://www.picoturbo.com http://newit.gsu.by